第3章-存储系统.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,3,章 存储系统,3.2,3.1,作业,3.3,3.4,3.5,第,3,章,存储系统,计算机组成与汇编语言,3,.1,存储器概述,3.2,存储器的设计与控制,3.3,高速缓冲存储系统,第,3,章,存,储,系,统,3.4,虚拟存储系统,3.5,存储器技术的发展,本章要点,存储器的基本组成,存储器的技术指标,存储器分类,存储器的设计,Cache,系统的工作原理,Cache,系统的地址变换与映像,虚拟存储系统,3.1,存储器概述,3.1.1,主存储器的基本组成和技术指标,3.1.3,存储器的层次结构,3.1.2,存储器分类,3.1,存储器概述,3.1.1,主存储器的基本组成和技术指标,1,存储器的基本组成,存,储,体,读写,驱动,器,数据,寄存,器,地址,译码,驱动,地址,寄存,器,CPU,读写控制逻辑,控制总线,m,位数据总线,n,位地址总线,2.,存储体,3.1,存储器概述,存储体是存储器的核心，由很多个存储单元组成，每个存储单元可存放一位或几位二进制数码。,（,1,）二进制位的存储,写入,Din,列地址选择,位线,D,Vcc,图,3.2,六管静态存储位,写放大器,T3,写选择,输出,Dout,行地址选择,位线,D,读选择,写放大器,读放大器,T4,T1,T2,T5,T6,T7,T8,A,A,（,1,）二进制位的存储,2,）单管动态,MOS,管存储位,动态,MOS,管存储位是动态随机存储器,DRAM,的基本元件，它利用,MOS,管的栅极电容的充电和放电状态来保存信息。,常见的有三管和单管,DRAM,基本元件。,图,3.3,动态存储单元,数据线,字线,Cs,T,(a),单管动态存储元件,(b),多个存储元件构成的动态存储单元,.,.,字线,数据线,字线,数据线,8,（,2,）存储体中存储单元的地址译码,存储体,是存储器的核心，由多个存储单元组成，每个存储单元可存放一位或几位二进制数码。,通常存储单元电路按照二维矩阵的形式来排列组成存储体，以简化译码器结构和减少存储器芯片的封装引脚数。,3.1,存储器概述,图,3.4,二维矩阵的形式组成存储体,X,地址译码器,Y,地址译码器,.,.,.,.,.,.,.,.,.,.,.,.,A0A4,A5A9,5,5,3.1,存储器概述,3,存储器的工作原理,3.1,存储器概述,3,存储器的工作原理,CPU,按地址访问存储器的存储单元。,CPU,将,n,位地址码通过地址总线送入存储器中的地址寄存器,MAR,通过地址译码驱动电路,选中了某一单元驱动相应的读,/,写电路，实现对,2n,个片内存储单元的选址。,在读,/,写控制逻辑的作用下，通过,MDR,是协调,CPU,与存储器之间在速度上的差异设置的，暂时存放存储器读写的数据。,随着存储器技术的不断发展，存储器在组成时做了一些相应的改变，但其基本组成部分大致不变,3.1,存储器概述,4,存储器的技术指标,（,1,）,存储容量：,指一个存储器所能够容纳的二进制信息量，它反映了存储空间的大小。,（,2,）,存储速度：,执行存储器读出和写入操作时所占用的时间,。通常用,存取时间,和,存取周期,来衡量存储器的存储速度。,存储字位数,地址寄存器,用字节,(B),数来表示,存储容量通常有两种表示,:,3.1,存储器概述,4,存储器的技术指标,（,3,）存储器的可靠性,：,规定的时间内存储器无故障读,/,写的概率。,通常用平均无故障时间,MTBF,来衡量,（,4,）存储器的性能,/,价格比,3.1.2,存储器分类,1.,按构成存储器的存储介质分类,半导体存储器,磁表面存储器,磁芯存储器,光盘存储器,双极型（,TTL,）,金属氧化物半导体型（,MOS,）,2.,按存取方式分类,（,1,）,ROM,（,2,）,RAM,（,3,）串行访问存储器,SRAM,DRAM,SAM,DAM,3.,按在计算机中的作用分类,静态,RAM,动态,RAM,随机存储器,RAM,只读存储器,ROM,PROM,EPROM,EEPROM,ROM,缓冲存储器,主存储器,辅助存储器,闪存存储器（,Flash Memory,）,光盘存储器,磁带存储器,磁盘存储器,4.,按访问方式分类,按地址访问,按内容访问,按地址访问的存储器价格便宜、存取速度快、结构简单等优点。,按内容访问的相联存储器是一种把存储内容的某一部分作为关键字，逐个存储字单元进行比较，找出存储器中所有与关键字相同的数据。,相联存储器可用在高速缓冲存储器以及虚拟存储器中用来作段表、页表或快表存储器。,3.1.3,存储器的层次结构,如何拥有一个大容量、高速度和低成本的存储器,？,存储系统的层次结构,，即利用存储系统原理来构成基于不同速度和容量的存储器层次结构，而非只是依赖于某一存储技术或部件。,存储系统,是由多个性能各不相同的存储器用硬件和软件方法连接成一个系统，它对应用程序员是透明的，其,速度,接近速度最快的那个存储器，存储,容量,与容量最大的那个存储器相等或接近,，单位容量的,价格,接近最便宜的那个存储器,。,高速缓冲存储系统,1GB,寄存器,大小：,1K,速度：,250ps,磁盘,大小：,1TB,速度：,10ms,主存储器,大小：,速度：,100ns,Cache,大小：,1MB,速度：,1ns,图,3.6,多级存储器层次结构,存储器总线,存储器总线,CPU,寄存器,辅助存储器,高速缓存,主,存,虚拟存储系统,3.2,存储器的设计与控制,3.2.1,常用的译码电路,3.2.2,内存容量的扩充,3.2.3,设计实例,3.2,存储器的设计与控制,单个存储器芯片的存储容量有限，为了满,足实际存储器容量的需求，必须采用多个存储,器芯片互连以扩大存储容量，构成系统所需的,存储器。,进行存储器的扩展设计时，互联的存储器其地址线、数据线和控制线与系统总线连接，那么如何确定,CPU,访问的是哪个存储器芯片呢？,3.2.1,常用的译码电路,片选方法：,线选法,译码法,线选法：直接以系统的高位地址线作为存储芯片的片选信号,译码法：指使用译码器与系统的高位地址连接，将其译码输出值作为存储芯片的片选信号,常用的译码芯片有,74LS139,和,74LS138,等，由基本的,2-4,译码器和,3-8,译码器构成,。,3.2.1,常用的译码电路,2-4,译码器,A1,A2,2-4,译码器逻辑图,3.2.2,内存容量的扩充,大容量存储器的构成需要在,字长,和,位长,两个方向对其进行扩展,通常有,位扩展,、,字扩展,和,字位扩展,三种方式,1,、位扩展,位扩展：,指当,RAM,芯片的字长不能满足实际的存储器系统的字长要求时，需要对,RAM,进行位扩展，即增加存储字长。,位扩展可采用存储器芯片,地址线并联,，,数据线串联,的方式实现。,例：,使用,16K 1,位的,RAM,芯片，构成,16K8,位的存储器？,解：,16K 1,位的,RAM,芯片其地址线为,14,条，,有一位数据位，,16K8,位的存储器,其地址线为,14,条，,但是数据位为,8,位，所以需采用位扩展方式即用,8,片,16K 1,位的,RAM,芯片 构成,16K8,位的存储器。,2,、字扩展,字扩展：,是指增加存储字的数量，采用多个芯片地址串联的方式实现扩展存储空间的范围。,字扩展是,位数不变,，仅在,字方向扩展,。,例：,使用,1K 8,位的,RAM,芯片，构成,2K8,位的存储器？,解：,1K 8,位的,RAM,芯片其地址线为,10,条，有,8,位,数据位，,2K8,位的存储器,其地址线为,11,条，数据位为,8,位，,其数据位相同，需对地址进行扩展，所以采用字扩展方式，,共需,2,片,1K 8,位的,RAM,芯片。,3,、字位扩展,字位扩展：,是指从字方向和位方向两个方面对存储器进行扩展。,若使用容量为pk位的存储芯片，设计构成容量为MN位的存储器（pM，kN），共需存储芯片数为：(M/p)(N/k)。,例：,使用,1K4,位的存储芯片设计容量为,2K8,位的存储器？,解：（,2K/1K,）,（,8/4,）,=4,（片），,由每组二片存储芯片完成位扩展；二组这样,的存储芯片完成字扩展,。,存储器的设计主要考虑以下问题：,3.2.3,设计实例,根据需要合理选择存储芯片,考虑构成一定容量存储器的方法,存储器芯片间、及相关器件如何相连,例：,使用,Intel 2114,存储器芯片扩展成,8K8,位的存储器。,Intel 2114 是一种典型SRAM 存储器芯片，18脚封装，+5 V电源供电，芯片存储容量为1K4位，CS为片选信号，低电平有效。,Intel 2114芯片存储容量为1K4位，扩展成8K8位的存储器，该存储器共需要：（8K/1K）（8/4）=16片，采用字位扩展的方法。,使用74LS138译码器芯片译码。74LS138是一种3-8译码器，其中G为控制端，高电平有效，A、B、C为译码输入端，Y7Y0为对应译码输出端，低电平有效。,图,3.11 Intel 2114,存储器芯片扩展设计,3.3,高速缓冲存储系统,3.3.1,Cache,系统的工作原理,3.3.2,地址变换与映像,3.3.3,替换策略,CPU,与主存的速度不匹配问题，已成为计算机系统发展的瓶颈,。,为了解决,CPU,与内存速度不匹配的问题，应用了,高速缓冲存储技术,。,高速缓冲存储器（,Cache,）系统,由高速、小容量的,Cache,和主存共同组成。,从,CPU,角度看，高速缓存系统速度接近于,Cache,，而容量为主存大小。,程序访问的局部性原理,Cache,存储系统基本工作原理就是基于“局部性”原理。,Cache,存储系统中，,Cache,与主存储器之间以“,块,”为单位进行信息交换，一般块的大小为,116,个字。,3.3.1 Cache,系统的工作原理,实际应用中，通过对大量典型程序运行情况的分析表明，在一个较短的时间范围内，程序对存储空间的访问不是均匀分布的，而是集中在一个较小的地址空间内,.,主存地址：,Cache,地址：,块号,B,块内地址,W,块号,b,块内地址,w,地址变换过程,Bb,命中？,CPU,访存,调入,Cache,替换,Cache,Cache,满？,Y,N,Y,N,3.3.2,地址变换与映像,Cache,中的块与主存储器中的块是怎样建立对应关系的呢？程序中的主存地址又是如何变换成,Cache,地址的呢？,地址映像,和,地址变换,3.3.2,地址变换与映像,Cache,的地址映像：,是指把主存地址空间映像到,Cache,地址空间，即按照某种规则将主存中的内容装入到,Cache,中，并建立主存地址与,Cache,地址的对应关系,地址变换：,是程序运行时，根据地址映像把主存地址变换成,Cache,地址，便于数据存取。,3.3.2,地址变换与映像,地址映像和相关的地址变换有方式：,1,全相联映像及其变换,：主存中的任意一块可以映象到,Cache,中的任意一块的位置上,2.,直接映像及其变换,：直接映像是让主存中的一个块只能映像到,Cache,中的某一个特定块地址的方式,3,组相联映像及其变换,：组相联映像方式结合了直接相联映像和全相联映像的优点,1,全相联映像及其变换,全相联映象方式,是指主存中的任意一块可以映象到,Cache,中的任意一块的位置上,这种映像方式也允许从已占满的,Cache,中替换出任一旧字块,1,全相联映像及其变换,图,3.10,全相联映像方式,查目录表：命中，以,b,访问,Cache,；未命中，以主存地址访存，备份装入,Cache,全相联地址变换,块号,B,块内地址,W,主存块号,B,Cache,块号,b,有效位,B b 1,目录表（由相联存储器构成，共,Cb,个字）,主存地址,块号,b,相联比较,Cache,地址,块内地址,w,查到相等,的块号,有效位,为,1,表示,映像有效,1,全相联映像及其变换,全相联映像和变换方式块冲突率最低，,Cache,的利用率最高。,其缺点是访问速度太慢，成本太高，影响了,Cache,的访问速度。,2,直接映像及其变换,直接映像,是让主存中的一个块只能映像到,Cache,中的某一个特定块地址的方式,主存空间按,Cache,的大小分成,Me,个区,Cache,和每个主存区都划分成,C,b,个块,主存块和,Cache,块容量相同。,直接映象：,主存中,1,块只映象到,Cache,的特定块中,b=B mod C,b,M,b,应是,C,b,的整数倍。,主存分区：,Me=C,b,，,分区中的块号,Be,与,Cache,中的块号,b,相同,Cache,地址,:,块号,b,块内地址,w,主存地址,:,区号,E,块号,B,块内地址,W,直接相联映象方式,块,0,块,1,块,C,b,-1,Cache,主存储器,块,2C,b,-1,块,M,b,-C,b,块,M,b,-C,b,+1,块,M,b,-1,块,1,块,C,b,-1,块,C,b,块,C,b,+1,块,0,区,0,区,1,区,Me-1,直接相联地址变换,块号,B,块内地址,W,有效位,区号,E,（按地址访问）,E 1,区表存储器（共,C,b,个字）,主存地址,块号,b,相等,Cache,地址,块内地址,w,区号,E,相等比较,块失效,访问,Cache,若相等且有效位为,1,，即 命中，以,Cache,地址访问,Cache,；读出数据送往,CPU,。,以块号,B,访问区表，读出区号进行比较,不等,图,3.16,直接相联映象地址变换,2,直接映像及其变换,优点是硬件实现简单，不需要进行地址变换，访问速度也比较快。,缺点是,Cache,块冲突概率较高，当主存中的两个或两个以上经常使用的块都映象到,Cache,的同一块中，,Cache,的命中率将急剧下降，这时即使,Cache,中有其它空闲块，也因为固定的地址映像关系而无法应用。,3,组相联映像及其变换,组相联映像,方式结合了直接相联映像和全相联映像的优点。,组相联映像,将主存地址分区，每一区容量与,Cache,相同,再将主存、,Cache,分组，每组块数相同,区内的各组只能对应,Cache,中特定的组,主存组对,Cache,组直接映像，组内块之间全相联映像。,Cache,中指定组的空间只能存放主存中相同组号的存储块的副本,.,主存数据块存放在,Cache,中指定组内哪一块是任意的。,Cache,地址,:,主存地址,:,块号,b,组内块号,B,块内地址,W,区号,E,组号,G,组内块号,B,块内地址,W,图,3.17,组相联映像方式,区,0,主存储器,块,0,块,1,块,2,块,3,块,4,块,5,块,6,块,7,组,0,组,1,组,0,组,1,区,1,组相联映像方式地址变换,组内块号,B,块内地址,W,组内块号,b,区号,E,，组内块号,B,Gb,个块,块表,主存地址,组内块号,b,相等,Cache,地址,块内地址,w,组号,G,相联比较,块失效,若相等即 命中，以,g,b,w,组成,Cache,地址访问,Cache,；读出数据送往,CPU,。,以组号,B,访问块表，读出一组字与,E,B,进行比较,不等,区号,E,组号,g,加快访问的方法：,Cache,地址变换与访,Cache,并行,多块同时比较,优缺点介于直接映象和全相联映像之间,当每组块容量,Gb,为,1,时，成直接映像方式,当每组块容量,Gb,与,Cache,的块容量,Cb,相等时，成全相联映像方式。,一般，,Gb,越大，块的冲突概率和块失效率越低，但组内映像关系就越复杂，实现成本越高。应注意合理分配组的块容量,3.3.3,替换策略,当发生,Cache,块失效时，需要从主存调入要访问的,Cache,块，如果此时在,Cache,中出现块冲突，就必须选择替换掉一个,Cache,块，这就涉及,更新策略,，即,替换算法,。,直接映像方式实际上不需替换算法,全相联映像替换算法最复杂,在组相联和位选择组相联映象及地址变换方式中要考虑替换算法,Cache,替换算法用硬件实现。,1,、随机替换算法,随机替换算法,是根据一个随机数，每次从,Cache,块中选取一块替换出去，随机数可用一个简单的随机数产生器产生。,优点,是硬件上容易实现，且速度也较快；,缺点,是这种算法不考虑各块的使用情况，随意换出的数据很可能马上又要使用，从而使,Cache,的命中率和工作效率降低,.,已淘汰不用,2,、先进先出（,FIFO,）法,FIFO,算法,是按照主存块调入,Cache,的先后次序，每次将最先调入,Cache,的主存块替换出去。,该算法实现时需要记录每个块的调入时间以确定先后次序，当需要替换时，从所有可能被替换的块中选择一个时间值最大的块替换出去。,优点,是实现较容易，系统开销较小。,缺点,是没有充分考虑程序的局部性原理（如循环程序），将可能需要使用的块调出，从而影响,Cache,的命中率,.,很少采用。,3,、近期最少使用（,LRU,）算法,LRU,算法,是将,Cache,中近期最少使用的主存块替换出去，该算法能比较正确地反映程序的局部性。,在实现该算法时，为,Cache,的各个块设置一个计数器，当该块命中时，其计数器清零，其它块的计数器增,1,。当需要替换时，从所有可能被替换的块中选择一个计数器值最大的块替换出去，即近期最少使用的块。,这种算法符合,Cache,工作原理，可使,Cache,具有较高的命中率。,是目前广泛采用的替换算法。,虚拟存储系统：主存与联机外存共同组成,主存：,DRAM,，容量小、速度快、价格高,外存：磁盘，容量大、速度慢、价格低,虚拟存储器完成主存,-,辅存的存储层次工作。,目标：增加快速的存储器容量。,虚拟存储器的建立和管理主要基于软件，因此对系统程序员是不透明的。,3.4,虚拟存储系统,3.4.1,虚拟存储器的工作原理,3.4.2,虚拟存储的实现,3.4,虚拟存储系统,3.4.1,虚拟存储器的工作原理,虚拟存储器,即虚拟存储系统，简称为虚存，并不是一个实际的物理存储器，而是一个逻辑模型，它是在主存,-,辅存层次，增加部分软件和必要的硬件支持，使其形成一个有机整体，获得一个比物理主存大得多的具有整个虚拟空间的存储器。,虚拟存储器不仅扩大了主存的容量，解决了存储容量和存储速度的矛盾，也是管理存储设备的有效方法。,虚拟存储系统一般由操作系统实现，应用程序员无须考虑程序的存储问题。,虚拟存储器涉及到,地址空间,、,地址映像,和,地址变换,三个主要概念,.,(1),地址空间,有三种：,虚地址空间，它是应用程序员编程的地址空间，这个地址空间非常大；,主存地址空间，又称实存地址空间；是程序存储、运行的实际空间，其相应的地址称为主存物理地址或实地址。,辅存地址空间，即磁盘地址空间,所谓“主存不够辅存补”，是用来存放程序的空间，相应的地址称为辅存地址或磁盘地址,（,2,）地址映像,地址映像是指把用户用虚拟地址编写的程序按照某种算法装入主存，即把虚存空间映像到主存空间，建立用户虚地址与主存实地址的对应关系，便于取指令。,（,3,）地址变换,地址变换是指程序运行时，用户虚地址变换为主存实地址,(,内部地址变换,),或辅存地址,(,外部地址变换,),，便于数据存取。,从原理的角度看,Cache-,主存完全由硬件实现，虚拟存储器的建立和管理主要基于软件，对于系统程序员是不透明的。,Cache-,主存之间传送信息的单位是数据块，虚拟存储器传送信息的单位是段和页。,虚拟存储器的基本工作原理也是基于“程序访问的局部性原理”,.,虚拟存储器的工作速度接近于主存，存储容量接近于虚拟地址空间。,3.4.2,虚拟存储的实现,三种类型的虚存,：,（,1,）,段式虚拟存储器,（,2,）,页式虚拟存储器,（,3,）,段页式虚拟存储器,地址变换：,程序运行时，用户虚地址变换为主存实地址,(,内部地址变换,),或辅存地址,(,外部地址变换,),，便于数据存取。,地址映像：,程序装入时，建立用户虚地址与主存实地址的对应关系，便于取指令。,1,。段式虚拟存储器,段式虚拟存储器,按程序内容将程序分段，程序段可以是主程序、子程序或过程，也可以是数据块。,基本原理,:,按程序内容分段，长度可长可短。,建立段表（段号、段长、段起始地址、段访问方式及标志）,地址映像方法（示意）,地址变换过程（示意）：,0,段,1,段,2,段,3,段,0,1,2,3,段号,8K,16K,9K,30K,起始地址,程序段通过段表与主存中的区域唯一对应,如第,i,程序段对应段表中段号为,i,的一行，由起始地址和段长即可找到主存中对应的段。,1K,500,200,200,段长,0,8K,9K,16K,30K,0,1K,0,500,0,200,0,200,程序空间,段表,主存储器,地址映像方法,虚地址,U,、,S,、,D,段表基址寄存器堆,该用户或作业的段表主存实地址,地址变换过程,用户号,U,段号,S,段内偏移,D,段表长度 段表基地址,6,As,段名 起始地址,5,4,装入位 段长 访问方式,2,1,0,3,段表基址寄存器,一个用户（一道作业）的段表,多用户虚地址,主存实地址,+,+,U=6,S=3,As,段表有关字段作用：,起始地址、段长：位置保护,访问方式：保护级别,装入位：程序段是否在主存中,标志：是否修改,段式虚存的主要优点：,程序的模块化性能好,便于程序和数据的共享,程序的动态链接和调度比较容易,便于实现信息保护,段式虚存的主要缺点：,地址变换费时,主存利用率低,对辅存管理较困难,2,。页式虚拟存储器,页式虚拟存储器把虚拟空间和主存空间划分成一个个固定大小的页，分别称为虚页和实页。,页：,虚实地址空间分为固定大小的块，,Page,一般为,0.5kB,的整数倍，,116kB,地址映像方法,地址变换过程：,0,页,1,页,2,页,3,页,0,1,2,3,页号,主存页号,程序分页页表映像主存页,地址映像方法,虚地址,U,、,P,、,D,页表基址寄存器堆该用户或作业的页表主存实地址,地址变换过程,用户号,U,虚页号,P,页内偏移,D,Pa,装入位 修改位,主存页号 各种标志,1 p,页表基址寄存器,页表,多用户,虚地址,Av,实页号,p,+,Pa,主存实地址,A,页内偏移,d,页式虚拟存储器主要优点,主存利用率高,页表简单,地址映象与变换速度快,对辅存管理容易,页式虚拟存储器主要缺点,程序的模块化性能不好,页表很长,3,。段页式虚拟存储器,段页式虚拟存储器,是段式虚拟存储器和页式虚拟存储器的结合，意在综合段式模块性好和页式主存利用率高的优点。,段页式虚拟存储器把实存分为固定大小的页，之后程序先按模块分段，再把每段分成与实存页面大小一样的页,段页式虚存：,用户虚存采用分段管理，主存采用分页管理,地址映像方法,程序分段、页查段表查该段页表主存页,页表地址,程序分段、页查段表查该段页表主存页,段页式虚存地址映像方法,0,段,(12K),1,段,(10K),2,段,(5K),用户程序,页表地址,3,3,2,0,段,0,页,0,段,1,页,0,段,2,页,段表,0,段页表,1,段,0,页,1,段,1,页,1,段,2,页,1,段页表,2,段,0,页,2,段,1,页,2,段页表,主存,地址变换：,多用户虚地址：用户号,U,，段号,S,，虚页号,P,，页内偏移,D,段表基址寄存器,该用户或作业的段表,该用户或作业的页表,主存实地址：实页号,p,，页内偏移,d,多用户虚地址,U,、,S,、,P,、,D,段表基址寄存器,该用户或作业的段表相应的页表主存实地址,段页式虚存地址变换过程,用户号,U,段号,S,页内偏移,D,段表基址寄存器,多用户页表,多用户虚地址,+,+,主存地址,A,As,虚页号,P,As,装入位 修改位 标志 页表长 页表地址,1 0/1 Ap,多用户段表,页内偏移,d,实页号,p,装入位 实页号,修改位 标志,1 p,0/1,Ap,段页式虚拟存储器主要优点,程序的模块化较好,主存利用率高,对辅存管理容易,段页式虚拟存储器主要缺点,访主,3,次：访段表页表各,1,次，再访主存实地址，查表速度有待改进,3.5,存储器技术的发展,3.5.1,主存的发展,3.5.2,缓存的发展,3.5.1,主存的发展,主存俗称为内存，在计算机诞生初期内存是以磁芯的形式排列在线路上，后来出现了焊接在主板上的半导体集成内存芯片。,从,80286,主板开始，改用内存条配套内存插槽，方便了内存安装和更换。,内存条最初采用,SIMM,（,Single In-line Memory Modules,，单边接触内存模组）接口，容量为,30pin,、,256KB,。,上一世纪,90,年代末，随着,CPU,向,32bit,发展，出现了,72pin SIMM,内存，支持,32bit,快速页模式内存，单条容量一般为,512KB,2MB,。,1991,年到,1995,年之间微机上盛行的内存条是,EDO DRAM,（,Extended Data Out RAM,外扩充数据模式存储器）内存，带宽,32bit,，速度在,40ns,以上。,1995,年后，内存开始进入,SDRAM,时代。其最高标准,SDRAM PC133,内存的带宽被提高到,1064MB/S,。,进入新世纪后，,DDR,内存开始取代,SDRAM,而在微机上普及开来。,第二代,PC266 DDR SRAM,（,133MHz,时钟,2,倍数据传输,266MHz,带宽）是由,PC133 SDRAM,内存所衍生出的，它将,DDR,内存带向第一个高潮，其后来的,DDR333,内存也属于一种过渡，而,DDR400,内存成为,2003,的主流内存。,2004,年，,DDR,发展到,DDR2,标准。,DDR2,内存采用,200,、,220,、,240,针脚封装形式，容量为,512 MB 1GB,，拥有,4001000MHz,等不同的时钟频率。,DDR3,是最近,3,年出现的新的内存标准，,DDR3,目前最高能够达到,2000MHz,的速度。,内存的发展趋势主要集中在增大容量，提高数据传输速率，降低功耗等方面。,目前高性能的微处理器中，有将内存集成到处理器中以缩短访问时间的方案，如,IBM,的千万亿次计算机蓝色基因（,Blue Gene,），但是这种方案的大范围应用尚有待时间的验证。,3.5.2,缓存的发展,为了解决,CPU,和内存之间的速度差异问题，产生了缓存。,在,PC,微机中，缓存（,Cache,）最早出现在,PC386,计算机中（,19851992,）。,486,时代，,CPU,内置了,8KB16 KB,的,1,级缓存，板载缓存被称为,L2,缓存，开始采用多级缓存技术和哈佛技术。,Pentium,时代，片内,L1,缓存达到,32KB,甚至,64KB,，,Intel Pentium Pro,开始把,L2,缓存放在,CPU,内，其容量由,256KB,逐步增加。,目前主流的双核处理器，各个处理器核不仅拥有自己的,L1Cache,，而且共享,L2 Cache,，实现各核之间的数据交换，,L2 Cache,容量一般为,26MB,。,随着,64,位多核处理器用于微机系统，,3,级,Cache,都集成于微处理器当中，实现了由各个处理器核私有,L1,、,L2 Cache,，多核共享,L3 Cache,的情况。,目前，,Cache,系统向着扩大容量、多种方式性能优化的方向发展。,第,3,章 作业,P,谢谢学习,第,3,章,