《电工学》简明第十三章.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,1,第,13,章 门电路和组合逻辑电路,1/126,2,2,第,13,章 门电路和组合逻辑电路,13.1,分立元件门电路,13.3 CMOS,门电路,13.2 TTL,门电路,13.4,组合逻辑电路分析和设计,13.5,加法器,13.6,编码器,2/126,3,3,1.,掌握基本门电路逻辑功效、逻辑符号、状态表和逻辑表示式。了解,TTL,门电路、,CMOS,门电路特点,;,3.,会分析和设计简单组合逻辑电路,;,了解加法器、编码器等惯用组合逻辑电路工作原理和功效,;,本章要求：,2.,会用逻辑代数基本运算法则化简逻辑函数,;,第,13,章 门电路和组合逻辑电路,3/126,4,4,模拟信号：,随时间连续改变信号,模拟信号,数字信号,电子电路中信号,模拟信号,正弦波信号,t,三角波信号,t,4/126,5,5,处理模拟信号电路称为模拟电路,。,如整流电路、放大电路等，重视研究是输入和输出信号间大小及相位关系。,在模拟电路中,，,晶体管三极管通常工作在放大区。,脉冲信号,是一个跃变信号，而且连续时间短暂。,尖顶波,t,矩形波,t,5/126,6,6,处理数字信号电路称为数字电路,，它重视研究是输入、输出信号之间逻辑关系。,在数字电路中，晶体管普通工作在截止区和饱和区，起开关作用。,脉冲信号,正脉冲：,脉冲跃变后值比初始值高,负脉冲：,脉冲跃变后值比初始值低,如：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,6/126,7,7,13.1,基本门电路及其组合,逻辑门电路是数字电路中最基本逻辑元件。,所谓门就是一个开关，它能按照一定条件去控制信号经过或不经过。,门电路输入和输出之间存在一定逻辑关系,(,因果关系,),，所以门电路又称为,逻辑门电路,。,13.1.1,逻辑门电路基本概念,基本逻辑关系为,“与”、“或”、“非”,三种。,下面经过例子说明逻辑电路概念及,“与”、“或”、“非”,意义。,7/126,8,8,220V,+,-,设：开关断开、灯不亮用逻辑“,0”,表示，开关闭合、灯亮用 逻辑“,1”,表示。,逻辑表示式,：,Y,=,A,B,1.“,与”逻辑关系,“,与”,逻辑关系是指当决定某事件条件全部具备时，该事件才发生。,0,0,0,1,0,1,1,1,0,1,0,0,A,B,Y,B,Y,A,状态表,8/126,9,9,B,Y,220V,A,+,-,2.“,或”逻辑关系,“,或”,逻辑关系是指当决定某事件条件之一具备时，该事件就发生。,逻辑表示式：,Y,=,A,+,B,状态表,0,0,0,1,1,1,1,1,0,1,1,0,A,B,Y,9/126,10,10,3.“,非”逻辑关系,“,非”,逻辑关系是否定或相反意思。,逻辑表示式：,Y,=,A,状态表,1,0,1,A,Y,0,Y,220V,A,+,-,R,10/126,11,11,基本逻辑关系,与,或,非,非 逻辑运算,非,逻辑状态表,逻辑式：,F,=,A,A F,0 1,1 0,或逻辑运算,逻辑式：,F,=,A,+,B,或,逻辑状态表,A B F,0 0 0,0 1 1,1 0 1,1 1 1,与逻辑运算,逻辑式：,F,=,A,B,与,逻辑状态表,A B F,0 0 0,0 1 0,1 0 0,1 1 1,11/126,12,12,由电子电路实现逻辑运算时，它输入和输出信号都是用电位（或称电平）高低表示。高电平和低电平都不是一个固定数值，而是有一定改变范围。,门电路是用以实现逻辑关系电子电路，与前面所讲过基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,13.1.2,分立元件基本逻辑门电路,12/126,13,13,电平高低普通用,“,1”,和,“,0”,两种状态区分，若要求,高电平为“,1”,，低电平为“,0”,则称为,正逻辑,。反之则称为,负逻辑,。若无特殊说明，均采取正逻辑。,1,0,0V,U,CC,高电平,低电平,13/126,14,开关,元件,二极管,反向截止：,开关接通,开关断开,三极管（,C,E),饱和区,：,截止区：,开关接通,C,E,B,开关断开,正向导通：,C,E,B,门,(,电子开关,),满足一定条件时，电路允许信号经过,开关接通,。,开门状态,：,关门状态,：,条件不满足时，信号通不过,开关断开,。,14/126,15,15,1.,二极管“与”门电路,(1),电路,(2),工作原理,输入,A,、,B,、,C,全为高电平“,1”,，,输出,Y,为“,1”,。,输入,A,、,B,、,C,不全为“,1”,，,输出,Y,为“,0”,。,0V,0V,0V,0V,0V,3V,+12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“,与”门逻辑状态表,0V,3V,15/126,16,16,1.,二极管“与”门电路,(3),逻辑关系：,“,与”,逻辑,即：有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,Y=A B C,逻辑表示式：,逻辑符号：,&,A,B,Y,C,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“,与”门逻辑状态表,16/126,17,17,2.,二极管“或”门电路,(1),电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“,或”门逻辑状态表,3V,3V,-12V,R,D,A,D,C,A,B,Y,D,B,C,(2),工作原理,输入,A,、,B,、,C,全为低电平“,0”,，,输出,Y,为“,0”,。,输入,A,、,B,、,C,有一个为“,1”,，,输出,Y,为“,1”,。,17/126,18,18,2.,二极管“或”门电路,(3),逻辑关系,：,“,或”,逻辑,即：有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,Y=A+B+C,逻辑表示式：,逻辑符号：,A,B,Y,C,1,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“,或”门逻辑状态表,18/126,19,19,3.,晶体管“非”门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,(2),逻辑表示式：,Y,=,A,“0”,1,0,“,1,”,(1),电路,“0”,“1”,A,Y,“,非”门逻辑状态表,逻辑符号,1,A,Y,R,1,D,R,2,A,F,+12V,+3V,嵌位二极管,19/126,20,20,1.,与非门电路,有,“,0”,出,“,1,”,，全,“,1”,出,“,0”,“,与”门,&,A,B,C,Y,&,A,B,C,“,与非”门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“,与非”门逻辑状态表,Y=A B C,逻辑表示式：,1,Y,“,非”门,13.1.3,基本逻辑门电路组合,20/126,21,21,2.,或非门电路,Y,1,A,B,C,“,或非”门,1,Y,13.1.3,基本逻辑门电路组合,“,或”门,A,B,C,1,有,“,1”,出,“,0,”,，全,“,0”,出,“,1”,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,“,或非”门逻辑状态表,Y=A+B+C,逻辑表示式：,21/126,22,22,例：依据输入波形画出输出波形,A,B,Y,1,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,22/126,23,3.,逻辑符号对照,曾用符号,美国符号,A,B,Y,A,B,Y,A,B,Y,A,A,Y,国家标准符号,A,B,&,A,1,A,B,Y,A,B,1,23/126,24,24,复合门电路,:,由基本门电路组合而成。,复合门,与非门,或非门,与或非门,异或门,同或门,与门,+,非门,或门,+,非门,与门,+,或门,+,非门,惯用,不太惯用,24/126,25,25,复合门电路,与非门,逻辑符号,逻辑式,1,A,B,F,A,B,F,或非门,A,B,1,F,1,A,B,F,1,1,1,A,B,C,D,F,与或非门,F=AB+CD,F=AB,1,A,B,C,D,F,=1,A,B,F,=AB+AB,异或门,同或门,=1,A,B,F,=,AB+AB,25/126,26,26,13.2,TTL,门电路,(,三极管,三极管逻辑门电路,),TTL,门电路是双极型集成电路，与分立元件相比，,含有速度快、可靠性高和微型化等优点,，当前分立元件电路已被集成电路替换。下面介绍集成“与非”门电路工作原理、特征和参数。,26/126,27,27,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,输入级,中间级,输出级,13.2.1 TTL“,与非”门电路,1.,电路,E,2,E,3,E,1,B,等效电路,C,多发射极三极管,27/126,28,28,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,(1),输入全为高电平“,1”(3.6V),时,2.,工作原理,4.3V,T,2,、,T,5,饱和导通,钳位,2.1V,E,结反偏,截止,“0”,(0.3V),负载电流（灌电流）,输入全高,“,1”,输出为低,“,0”,1V,T,1,R,1,+,U,cc,T,4,三个,PN,结,导通需,2.1V,28/126,29,29,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,2.,工作原理,1V,T,2,、,T,5,截止,负载电流（拉电流）,(2),输入端有任一低电平“,0”(0.3V),(0.3V),“1”,“0”,输入有低,“,0”,输出为高,“,1”,流过,E,结电流为正向电流,5V,V,Y,5-0.7-0.7,=3.6V,逻辑关系：,任,0,则,1,29/126,30,30,有“,0”,出“,1”,全“,1”,出“,0”,“,与非”逻辑关系,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“,与非”门逻辑状态表,Y=A B C,逻辑表示式：,Y,&,A,B,C,“,与非”门,30/126,31,31,74LS00,、,74LS20,管脚排列示意图,&,&,12,11,10,9,8,14,13,3,4,5,6,7,1,2,&,&,U,CC,4,B,4,A,4,Y,3,B,3,A,3,Y,1,B,1,A,1,Y,2,B,2,A,2,Y,GND,(a),74LS00,12,11,10,9,8,14,13,3,4,5,6,7,1,2,&,&,U,CC,2,D,3,C,2,B,NC,2,A,2,Y,1,B,1,A,NC,1,D,1,C,1,Y,GND,74LS20,(b),31/126,32,32,13.2.2,三态输出“与非”门,当控制端为高电平,“,1”,时，实现正常“与非”逻辑关系,Y,=,AB,“1”,控制端,D,E,1.,电路,D,截止,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,32/126,33,33,13.2.2,三态输出“与非”门,“0”,控制端,D,E,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,1.,电路,导通,1V,1V,当控制端为低电平,“,0”,时，输出,Y,处于开路状态，也称为高阻状态。,33/126,34,34,&,Y,E,B,A,逻辑符号,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,表示任意态,13.2.2,三态输出“与非”门,三态输出“与非”状态表,A,B,E,Y,功效表,输出高阻,34/126,35,35,35,三态门应用：,可实现用,一条,总线分时传送几个不一样数据或控制信号。,“1”,“0”,“0”,如图所表示：,总线,&,A,1,B,1,E,1,&,A,2,B,2,E,2,&,A,3,B,3,E,3,A,1,B,1,35/126,36,36,三、,TTL,与非门特点：,3.,由三极管组成，能够做成集成电路。,1.,只需一个工作电源,(+5V),。,2.,输出经典值高电平为,3.4V,、低电平为,0.3V,。,TTL,与非门在使用时多出输入端处理：,接,+5V,。,悬空（悬空视为,“,1,”,）,输入端并联使用。,普通,U,OH,2.4V,U,OL,0.,4V,便认为合格。,阈值电压,U,T,=,1.4V,当只有两个输入信号,A,、,B,时，,C,为多出端,&,A,B,F,C,+5V,36/126,37,门电路多出输入端处理,：,普通不允许将多出输入端悬空（悬空相当于高电平），不然将会引入干扰信号。,（,1,）对与逻辑（与、与非）门电路，应将多出输入端经电阻（,1,3,）或直接接电源正端。,（,2,）对或逻辑（或、或非）门电路，应将多出输入端接,“,地,”,。,（,3,）假如前级（驱动级）有足够驱动能力，也可将多出输入端与信号输入端联在一起。,37/126,38,38,其它问题,数字集成电路共分两大类：,TTL,电路,CMOS,电路,Transistor Transistor Logic,CO-Metallic Oxide Semiconductor,（互补金属氧化物半导体）,TTL,电路,CMOS,电路,工作速度高，带负载能力强；,工作电源,+5V,；,多出端能够悬空，悬空视为“,1”,。理论上能够，但普通不采取。,功耗低，抗干扰能力强；,工作电源,+3 18V,；,多出端不能够悬空。易烧坏管子,38/126,39,39,13.3.1 CMOS,非门电路,A,Y,T,2,+,U,DD,T,1,N,沟道,P,沟道,G,G,D,S,S,13.3 CMOS,门电路,PMOS,管,NMOS,管,CMOS,管,负载管,驱动管,(,互补对称管,),A,=“1”,时，,T,1,导通，,T,2,截止，,Y,=,“,0,”,A,=“0”,时，,T,1,截止，,T,2,导通，,Y,=,“,1,”,Y=A,39/126,40,40,T,4,与,T,3,并联，,T,1,与,T,2,串联；,当,AB,都是高电平时,T,1,与,T,2,同时导通，,T,4,与,T,3,同时截止；输出,Y,为低电平。,当,AB,中有一个是低电平时，,T,1,与,T,2,中有一个截止，,T,4,与,T,3,中有一个导通,输出,Y,为高电平。,13.3.2 CMOS,与非,门电路,A,B,T,4,T,3,T,1,T,2,+,U,DD,Y,1.,电路,2.,工作原理,G,S,D,D,S,G,G,G,S,S,D,D,40/126,41,41,41,B,T,4,T,3,T,1,T,2,A,Y,当,AB,中有一个是高电平时，,T,1,与,T,2,中有一个导通，,T,4,与,T,3,中有一个截止，输出,Y,为低电平。,当,AB,都是低电平时，,T,1,与,T,2,同时截止，,T,4,与,T,3,同时导通；输出,Y,为高电平。,13.3.3 CMOS,或非门电路,1.,电路,2.,工作原理,41/126,42,例,1,、,CMOS,电路如图所表示，已知输入信号波形，试写出输,出信号,F,波形。,A,1,F,A,F,A,B,F,F,A,B,42/126,43,&,A,B,F,C,例,2,、,CMOS,电路如图所表示，已知输入信号波形，试写出输,出信号,F,波形。,1,A,B,F,A,F,A,B,C,B,F,43/126,44,44,13.4,组合逻辑电路分析和设计,逻辑代数,（又称布尔代数），,它是分析设计逻辑电路数学工具。即使它和普通代数一样也用字母表示变量，,但变量取值只有“,0”,，“,1”,两种，分别称为逻辑“,0”,和逻辑“,1”,。,这里“,0”,和“,1”,并不表示数量大小，而是表示两种相互对立逻辑状态。,13.4.1,逻辑代数,44/126,45,45,1.,常量与变量关系,一、逻辑代数运算法则,2.,逻辑代数基本运算法则,自等律,0-1,律,重合律,还原律,互补律,交换律,45/126,46,46,2.,逻辑代数基本运算法则,普通代数,不适用！,证,:,结合律,分配律,A,+1=1,A A=A,.,46/126,47,47,1,1,0,0,1,1,1,1,1,1,0,0,反演律,列状态表证实：,A,B,0,0,0,1,1,0,1,1,1,1,1,0,0,1,0,0,0,0,0,0,吸收律,(1),A+AB=A,(2),A,(,A+B,),=A,47/126,48,48,证实,：,A+AB=A,（,3,）,（,4,）,（,5,）,（,6,）,48/126,49,49,49,逻辑函数表示方法,逻辑式,状态表,逻辑图,卡诺图,逻辑式：用基本运算符号列出输入、输出变量间,逻辑代数式,卡诺图：与变量最小项对应按一定规则排列方格图,用逻辑符号表示输入、输出变量间逻辑关系,逻辑图：,状态表：列出输入、输出变量全部逻辑状态,二、逻辑函数表示方法,49/126,50,50,50,下面举例说明这四种表示方法。,例：,有一,T,形走廊，在相会处有一路灯,在进入走廊,A,、,B,、,C,三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设,A,、,B,、,C,代表三个开关（输入变量）；,Y,代表灯（输出变量）。,设：开关闭合其状态为,“,1”,，断开为,“,0”,灯亮状态为,“,1”,，灯灭为,“,0”,50/126,51,51,1.,列逻辑状态表,用输入、输出变量逻辑状态,(“1”,或“,0”),以表格形式来表示逻辑函数。,三输入变量有八种组合状态,n,输入变量有,2,n,种组合状态,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,51/126,52,52,2.,逻辑式,取,Y,=“1”(,或,Y,=“0”),列逻辑式,取,Y,=“1”,用,“与”“或”“非”,等运算来表示逻辑函数表示式。,(1),由逻辑状态表写出逻辑式,对应于,Y,=1,，,若输入变量为,“,1”,，则取输入变量本身,(,如,A,),；,若输入变量为,“,0”,则取其反变量,(,如,A,),。,一个组合中，输入变量之间是“与”关系，,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,52/126,53,53,各组合之间,是“或”关系,2.,逻辑式,反之，也可由逻辑式列出状态表。,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,53/126,54,54,3.,逻辑图,Y,C,B,A,&,&,&,&,&,&,&,1,C,B,A,54/126,55,55,逻辑函数化简,由逻辑状态表直接写出逻辑式及由此画出逻辑图，普通比较复杂；若,经过简化，则可使用较少逻辑门实现一样逻辑功效。,从而,可节约器件，降低成本，提升电路工作可靠性。,利用逻辑代数变换，可用不一样门电路实现相同逻辑功效。,化简方法,公式法,卡诺图法,55/126,56,56,56,1.,应用运算法则化简,化简逻辑式子应用较多公式,：,A,+1=1 ,AA=,0,A+A,=1,A+A=A,A,A=A ,A=A,A,B=A+B,A+B=A,B,A+AB=A,56/126,57,57,例,1,：,化简,1.,应用逻辑代数运算法则化简,（,1,）并项法,例,2,：,化简,（,2,）配项法,57/126,58,58,例,3,：,化简,（,3,）加项法,（,4,）吸收法,吸收,例,4,：,化简,58/126,59,59,例,1,：,化简,吸收,吸收,吸收,吸收,59/126,60,（,5,）,配项消项法：,或,或,例,例,冗余项,冗余项,60/126,61,综合练习：,61/126,62,62,13.4.2,组合逻辑电路分析与设计,组合逻辑电路：,任何时刻电路输出状态只取决于该时刻输入状态，而与该时刻以前电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,.,.,组合逻辑电路,输入,输出,62/126,63,63,一、组合逻辑电路分析,(1),由逻辑图写出输出端逻辑表示式,(2),利用逻辑代数化简或变换,(3),列逻辑状态表,(4),分析逻辑功效,已知逻辑电路,确定,逻辑功效,分析步骤：,63/126,64,64,例,1,：,分析下列图逻辑功效,(1),写出逻辑表示式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,A,B,&,&,&,&,Y,Y,3,Y,2,64/126,65,65,(2),应用逻辑代数化简,Y=,A AB B AB,.,.,.,=,A AB+B AB,.,.,=,AB+AB,反演律,=,A,(,A+B,)+,B,(,A+B,),.,.,反演律,=,A AB+B AB,.,.,65/126,66,66,(3),列逻辑状态表,Y=,AB+AB,=,A B,逻辑式,(4),分析逻辑功效,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,Y,逻辑符号,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,66/126,67,67,(1),写出逻辑式,例,2,：,分析下列图逻辑功效,A,B,.,Y,=,AB AB,.,A,B,化简,A,B,=,AB+AB,&,&,1,1,B,A,Y,&,67/126,68,68,(2),列逻辑状态表,Y=AB+AB,(3),分析逻辑功效,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称为“判一致电路”,(“,同或门”,),可用于判断各输入端状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,68/126,69,69,69,例,3,：,分析下列图逻辑功效,Y,&,&,1,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC+BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,69/126,70,70,70,B,Y,&,&,1,B,A,&,C,0,0,1,设：,C=0,封锁,选通,B,信号,打开,例,3,：,分析下列图逻辑功效,B,写出逻辑式：,=,AC+BC,Y=,AC BC,70/126,71,特点：,C=1,时选通,A,路信号；,C=0,时选通,B,路信号。,信号选通电路,C A B Y,0 0 0 0,0 0 1 1,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 0,1 1 0 1,1 1 1 1,状态表,71/126,72,例,4,：,某一组合逻辑电路如图所表示，是分析其逻辑功效,。,解：由逻辑图写出逻辑式，并化简,72,72/126,73,73,A,B,C,Y,0,0,0,1,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,状态 表,（,2,）由逻辑式列出状态表,73/126,74,74,（,3,）分析逻辑功效,只当,ABC,全为,0,或全为,1,，输出,Y,才为,1,，不然为,0,。,故该电路称为判一致电路。,可用于判断三个输入端状态是否一致。,74/126,75,例,5,分析图中所表示电路逻辑功效，输入信号,A,、,B,、,C,、,D,是一组二进制代码。,&,&,&,&,&,&,&,&,&,&,&,&,A,B,C,D,Y,解,1.,逐层写输出函数逻辑表示式,W,X,75/126,76,&,&,&,&,&,&,&,&,&,&,&,&,A,B,C,D,Y,W,X,2.,化简,76/126,77,3.,列状态表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4.,功效说明：,当输入四位代码中,1,个数为奇数时输出为,1,，为偶数时输出为,0,检奇电路,。,77/126,78,78,二、组合逻辑电路设计,依据逻辑功效要求,逻辑电路,设计,(1),由逻辑要求，列出逻辑状态表,(2),由逻辑状态表写出逻辑表示式,(3),简化和变换逻辑表示式,(4),画出逻辑图,设计步骤以下：,78/126,79,79,例,1,：,设计一个三人,(A,、,B,、,C),表决电路。每人有一按键，假如赞同，按键，表示“,1”,；如不赞同，不按键，表示“,0”,。表决结果用指示灯表示，多数赞同，灯亮为“,1”,，反之灯不亮为“,0”,。,(,1),列逻辑状态表,(2),写出逻辑表示式,取,Y,=“1”(,或,Y,=“0”),列逻辑式,取,Y,=“1”,对应于,Y,=1,，,若输入变量为,“,1”,，,则取输入变量本身,(,如,A,),；,若输入变量为,“,0”,则取其反变量,(,如,A,),。,0 0 0 0,A,B,C,Y,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1,1,79/126,80,80,(3),用“与非”门组成逻辑电路,在一个组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,0 0 0 0,A,B,C,Y,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1,1,80/126,81,4.,画逻辑图,用与门和或门实现,A,B,Y,C,&,&,1,&,用与非门实现,&,81/126,82,82,82,三人表决电路,&,&,A,B,C,Y,82/126,83,83,83,例,2:,某工厂有,A,、,B,、,C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,容量是,G,2,两倍。假如一个车间开工，只需,G,2,运行即可满足要求；假如两个车间开工，只需,G,1,运行，假如三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行逻辑图。,设：,A,、,B,、,C,分别表示三个车间开工状态：,开工为“,1”,，不开工为“,0”,；,G,1,和,G,2,运行为“,1”,，不运行为“,0”,。,(1),依据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取,“,0”,、“,1”,含义,。,83/126,84,84,84,逻辑要求：假如一个车间开工，只需,G,2,运行即可满足要求；假如两个车间开工，只需,G,1,运行，假如三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1),依据逻辑要求列真值表,0,1,1,1,0,0,1,0,1,0,0,0,1,1,0,1,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,真值表,84/126,85,85,85,(2),由状态表写出逻辑式,(3),化简逻辑式可得：,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,真值表,(4),用“与非”门组成逻辑电路,85/126,86,86,86,(5),画出逻辑图,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,86/126,87,例,3,设计一个监视交通信号灯工作状态逻辑电路。正常情况下，红、黄、绿灯只有一个亮，不然视为故障状态，发出报警信号，提醒相关人员修理。,解,1.,状态赋值,输入变量：,1-,亮,0-,灭,输出变量：,R,（,红,）,Y,（,黄,）,G,（,绿,）,Z,（,有没有故障,）,1-,有,0-,无,列状态表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2.,列逻辑式并化简：,87/126,88,3.,画逻辑图,&,1,&,&,&,1,1,1,R,G,Y,Z,88/126,89,89,13.5,加法器,十进制：,09,十个数码，“逢十进一”。,在数字电路中，惯用组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几个经典组合逻辑电路基本结构、工作原理和使用方法。,在数字电路中，为了把电路两个状态,(,“1”,态和“,0”,态,),与数码对应起来，采取,二进制,。,二进制：,0,，,1,两个数码，“逢二进一”。,89/126,90,90,90,13.5,加法器,加法器,:,实现二进制加法运算电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来进位,半加器实现,要考虑低位,来进位,全加器实现,90/126,91,例：,A,=1101,B,=1001,，计算,A,+,B,。,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,加法运算基本规则,：,(1),逢二进一。,(2),最低位是两个数最低位叠加，不需考虑进位。,(3),其余各位都是三个数相加，包含加数、被加数和低位来进位。,(4),任何位相加都产生两个结果：本位和、向高位进位。,用半加器实现,用全加器实现,13.5,加法器,91/126,92,92,13.5.1,半加器,半加：实现两个一位二进制数相加，不考虑来自低位进位。,A,B,两个输入,表示两个同位相加数,两个输出,S,C,表示半加和,表示向高位进位,逻辑符号：,半加器：,CO,A,B,S,C,92/126,93,93,半加器逻辑状态表,逻辑表示式,逻辑图,&,=1,A,B,S,C,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,93/126,94,94,13.5.2,全加器,输入,A,i,表示两个同位相加数,B,i,C,i,-1,表示低位来进位,输出,表示本位和,表示向高位进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,94/126,95,95,(1),列逻辑状态表,(2),写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,95/126,96,96,半加器组成全加器,1,B,i,A,i,C,i-1,S,i,C,i,C,O,C,O,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,96/126,97,13.5.3,加法器,实现多位二进制数相加电路,1.,4,位串行进位加法器,特点：,电路简单，连接方便,速度低,=,4,t,pd,t,pd,1,位全加器平均,传输延迟时间,C,0,S,0,B,0,A,0,C,0-1,CO,S,CI,C,1,S,1,B,1,A,1,CO,S,CI,C,2,S,2,B,2,A,2,CO,S,CI,C,3,S,3,B,3,A,3,CO,S,CI,97/126,98,2.,超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,98/126,99,超前进位电路,S,3,S,2,S,1,S,0,C,3,A,3,B,3,A,2,B,2,A,1,B,1,A,0,B,0,C,0-1,CI,CI,CI,CI,C,0,C,1,C,2,集成芯片,CMOS,：,CC4008,TTL,：,74283,74LS283,应用举例,8421 BCD,码,余,3,码,99/126,100,100,100,含有编码功效逻辑电路称为编码器。,Y,1,I,1,编,码,器,Y,2,Y,m,I,2,I,n,代码输出,信息输入,编,码,器,框,图,用文字、符号或者数字表示特定对象过程（用二进制代码表示不一样事物）,编码：,13.6,编码器,100/126,101,101,13.6.1,二进制编码器,将输入信号编成二进制代码电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,分类：,二进制编码器,二,十进制编码器,优先编码器,2,n,n,10,4,或,普通编码器,101/126,102,102,(1),分析要求：,输入有,8,个信号，,即,N=8,，依据,2,n,N,关系，即,n,=3,，即输出为三位二进制代码。,例：,设计一个编码器，满足以下要求：,(1),将,I,0,、,I,1,、,I,7,8,个信号编成二进制代码。,(2),编码器每次只能对一个信号进行编码，不,允许两个或两个以上信号同时有效。,(3),设输入信号高电平有效。,解：,102/126,103,103,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,(2),列编码表：,输入,输 出,Y,2,Y,1,Y,0,103/126,104,104,(3),写出逻辑式并转换成“与非”式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,I,5,I,6,I,7,.,.,.,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,I,3,I,6,I,7,.,.,.,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,=,I,1,I,3,I,5,I,7,.,.,.,=,I,1,+,I,3,+,I,5,+,I,7,104/126,105,105,(4),画出逻辑图,1,0,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,105/126,106,106,将十进制数,09,编成二进制代码电路,13.6.2,二,十进制编码器,表示十进制数,4,位,10,个,编码器,高低电平信号,二进制代码,106/126,107,用,4,位二进制代码对,0 9,十个信号进行编码电路,1.8421 BCD,编码器,2.8421 BCD,优先编码器,3.,集成,10,线,-4,线,优先编码器,（,74147 74LS147,）,几个惯用编码,1.,二,-,十进制编码,8421,码,余,3