第5章门电路和组合逻辑电路完整版-1.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,（,2-,*,）,（,2-,1,）,第,5,章 门电路和组合逻辑电路,5.1,概述,5.2,半导体二极管和三级管的开关作用,5.3,基本逻辑门电路,5.4,组合逻辑电路的分析与设计,5.5,常用的组合逻辑电路,5.6,组合逻辑电路中的竞争,-,冒险现象,（,2-,2,）,5.1,概述,用以实现基本逻辑运算或复合逻辑运算的单元电路，称为,门电路,。,常用的门电路有：,与门、或门、非门、与非门、或非门、与或非门、异或门、同或门等等。,（,2-,3,）,在电子电路中，用高、低电平分别表示逻辑,1,和,0,两种逻辑状态。,正逻辑,：高电平表示“,1”,，低电平表示“,0”,负逻辑,：高电平表示“,0”,，低电平表示“,1”,在本书中，采用的是正逻辑。,（,2-,4,）,获得高低电平的基本原理：,V,i,V,o,+U,CC,R,S,输入信号,输出信号,开关,S,打开，,V,o,=+U,CC,，输出,高电平,；,开关,S,闭合，,V,o,=0,，输出,低电平,；,在电子电路中，开关,S,是用半导体二极管或三极管实现的,二极管或三极管的开关作用,。,输入信号,V,i,控制开关,S,的状态,（,2-,5,）,5.2,半导体二极管和三极管的开关作用,5.2.1,半导体二极管的开关作用,二极管的单向导电性,，即外加正向电压时二极管导通，外加反向电压时二极管截止。,相当于一个受外加电压极性控制的开关。,（,2-,6,）,5.2,半导体二极管和三极管的开关特性,5.2.1,半导体二极管的开关作用,二极管的单向导电性,，即外加正向电压时二极管导通，外加反向电压时二极管截止。,相当于一个受外加电压极性控制的开关。,（,2-,7,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,I,C,(,m,A ),1,2,3,4,U,CE,(V),3,6,9,12,I,B,=0,20,A,40,A,60,A,80,A,100,A,Q,U,CC,1,、放大状态,发射结正偏，集电结反偏。,5.2.2,晶体管的开关作用,（,2-,8,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,I,C,(,m,A ),1,2,3,4,U,CE,(V),3,6,9,12,I,B,=0,20,A,40,A,60,A,80,A,100,A,Q,U,CC,Q,1,静态工作点,Q,上升，上升到,Q,1,时，晶体管进入饱和状态。晶体管失去了电流放大作用。,2,、饱和状态,5.2.2,半导体三极管的开关特性,（,2-,9,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,I,C,(,m,A ),1,2,3,4,U,CE,(V),3,6,9,12,I,B,=0,20,A,40,A,60,A,80,A,100,A,Q,U,CC,Q,1,2,、饱和状态,集电结正向偏置,5.2.2,半导体三极管的开关特性,（,2-,10,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,饱和状态的特征,：,晶体管饱和状态的开关作用,：,当晶体管饱和时，,U,CE(sat),0,，发射极与集电极之间如同一个,开关接通,，其间电阻很小。,5.2.2,半导体三极管的开关特性,（,2-,11,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,I,C,(,m,A ),1,2,3,4,U,CE,(V),3,6,9,12,I,B,=0,20,A,40,A,60,A,80,A,100,A,Q,U,CC,Q,1,静态工作点,Q,下降，下降到,Q,2,时，晶体管进入截止状态。,3,、截止状态,Q,2,5.2.2,半导体三极管的开关特性,（,2-,12,）,R,B,E,B,R,C,T,I,B,I,C,U,CE,+U,CC,I,C,(,m,A ),1,2,3,4,U,CE,(V),3,6,9,12,I,B,=0,20,A,40,A,60,A,80,A,100,A,Q,U,CC,Q,1,Q,2,晶体管截止状态的开关作用,：,当晶体管截止时，,I,C,0,，发射极与集电极之间如同一个,开关断开,，其间电阻很大。,5.2.2,半导体三极管的开关特性,（,2-,13,）,R,1,R,2,A,F,+u,cc,u,A,t,u,F,t,+u,cc,0.3V,三极管的开关特性：,5.2.2,半导体三极管的开关特性,（,2-,14,）,总结,：,数字电路就是利用晶体管的开关作用进行工作的。晶体管时而从截止跃变到饱和，时而从饱和跃变到截止；不是工作在饱和状态，就是工作在截止状态，只是在饱和和截止两种工作状态转换的瞬间才经过放大状态。,5.2.2,半导体三极管的开关特性,（,2-,15,）,5.3,基本逻辑门电路,在电子电路中，逻辑门电路是由半导体二极管或三极管实现的，在逻辑门电路中，有分立元件电路，也有集成门电路。,（,2-,16,）,二极管与门,Y,D,A,D,B,A,B,+12V,共有,2,2,个逻辑状态,5.3.1,分立元器件,门电路,1,、二极管与门电路,（,2-,17,）,二极管与门,Y,D,A,D,B,A,B,+12V,1,、,二极管与门电路,共有,2,2,个逻辑状态,A,B,Y,“,与”门图形符号,（,2-,18,）,二极管或门,Y,D,1,D,2,A,B,-12V,共有,2,2,个逻辑状态,2,、,二极管或门电路,（,2-,19,）,二极管或门,Y,D,1,D,2,A,B,-12V,共有,2,2,个逻辑状态,A,1,B,Y,“,或”门图形符号,2,、,二极管或门电路,（,2-,20,）,R,1,R,2,A,Y,+12V,晶体管非门,共有,2,个逻辑状态,3,、,晶体管非门电路,（,2-,21,）,共有,2,个逻辑状态,A,1,Y,“,非”门图形符号,3,、,晶体管非门电路,R,1,R,2,A,Y,+12V,晶体管非门,（,2-,22,）,R,1,R,2,Y,+12V,晶体管“非”门,“,与非”门,全“,1”,出“,0”,有“,0”,出“,1”,D,1,D,2,A,B,+12V,二极管“与”门,Y,1,“,与非”门图形符号,A,B,Y,4,、分立元件复合门电路,与非门电路,（,2-,23,）,R,1,R,2,Y,+12V,晶体管“非”门,“,或非”门,全“,0”,出“,1”,有“,1”,出“,0”,“,或非”门图形符号,A,1,B,Y,二极管或门,Y,D,1,D,2,A,B,-12V,或非门电路,（,2-,24,）,分离元件门电路缺点,1,、体积大、工作不可靠。,2,、需要不同电源。,3,、各种门的输入、输出电平不匹配。,（,2-,25,）,将数字电路中的元、器件和连线制作在同一半导体芯片上，制成集成电路。,与分离元件电路相比，集成电路具有,体积小、可靠性高、速度快,的特点，而且输入、输出电平匹配，所以早已广泛采用。,根据电路内部的结构，可分为,DTL,、,TTL,、,HTL,、,CMOS,（,Complementary Metal Oxide Semiconductor,，,互补金属氧化物半导体，电压控制的一种放大器件。是组成,CMOS,数字集成电路的基本单元。）集成门电路。,5.3.2 TTL,集成,门电路,（,2-,26,）,1,、,TTL“,与非”门电路,多发射极晶体管,二极管“与”门,A,B,Y,C,+5V,Y,R,4,R,2,R,1,T,2,R,3,R,5,T,3,T,4,T,1,T,5,B,1,C,1,A,B,C,A,B,C,B,1,C,1,R,1,+5V,（,2-,27,）,逻辑电路,组合逻辑电路,时序逻辑电路,任意时刻的输出,仅仅取决于,该时刻的输入，与电路原来的状态,无关,。,任意时刻的输出,除,与该时刻的输入有关,外,，还与电路原来的状态,有关,。,5.4.1,组合逻辑电路的特点,5.4,组合逻辑电路的分析与设计,（,2-,28,）,5.4.1,组合逻辑电路的特点,5.4,组合逻辑电路的分析与设计,组合逻辑电路框图,图中表示输入变量，表示输出变量。输出变量与输入变量之间的逻辑关系可以用逻辑函数表示：,（,2-,29,）,=1,=1,A,1,B,CI,1,S,C,全加器组合逻辑电路,该组合逻辑电路有三个输入变量、两个输出变量，无论任何时刻，只要输入变量,A,、,B,、,CI,的取值确定了，则输出变量,S,和,C,的取值也随之确定，与电路过去的工作状态无关。,5.4.1,组合逻辑电路的特点,5.4,组合逻辑电路的分析与设计,（,2-,30,）,任何一个组合逻辑电路（逻辑图）都实现一定的逻辑功能，为了直观地描述其逻辑功能，需要将其转换为逻辑函数表达式或逻辑真值表的形式。,二、逻辑功能的描述,=1,=1,A,1,B,CI,1,S,C,全加逻辑功能,（,2-,31,）,1,、由给定的逻辑图写出逻辑关系表达式。,分析步骤：,2,、用逻辑代数或卡诺图对逻辑代数进行化简。,3,、列出输入输出状态表并得出结论。,电路 结构,输入输出之间的逻辑关系（逻辑功能）,5.4.2,组合逻辑电路的分析,（,2-,32,）,例,1,：分析下图的逻辑功能。,1,、由逻辑图写出逻辑式,方法：从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量,Y,的逻辑式。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,（,2-,33,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,1,、由逻辑图写出逻辑式,G1,门：,G2,门：,G3,门：,G4,门：,对逻辑式进行化简！,（,2-,34,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,1,、由逻辑图写出逻辑式,反演律！,（,2-,35,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,2,、由逻辑式列出逻辑状态表,1,（,2-,36,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,2,、由逻辑式列出逻辑状态表,1,1,（,2-,37,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,2,、由逻辑式列出逻辑状态表,1,1,其余填“,0”,！,0,0,（,2-,38,）,例,1,：分析下图的逻辑功能。,A,B,Y,&,G1,&,G2,&,G3,&,G4,X,Y,1,Y,2,3,、分析逻辑功能,1,1,结论,：当输入,A,、,B,不同为,“,1,”,或,“,0,”,时，输出为,“,1,”,；否则，输出为,“,0,”,。,“,异或,”,门电路,0,0,=1,（,2-,39,）,任务要求,最简单的逻辑电路,分析步骤：,5.4.3,组合逻辑电路的设计,b,、定义输入和输出变量的逻辑状态（,1,和,0,）。,3,、选择组成逻辑图的器件类型。,可选用,小规模集成门电路,组成相应的逻辑电路，也可选用,中规模集成的常用逻辑器件,或,可编程逻辑器件,等构成相应的逻辑电路。,2,、根据逻辑状态表写出逻辑表达式；,1,、进行逻辑抽象。,a,、确定输入变量和输出变量。,事件的原因为输入变量，事件的结果为输出变量。,c,、根据逻辑要求，列逻辑状态表；,（,2-,40,）,任务要求,最简单的逻辑电路,b,、使用中规模集成的常用组合逻辑电路时，需要将逻辑函数变换为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。,分析步骤：,5,、根据化简或变换后的逻辑函数式，画出逻辑图。,4,、将逻辑函数化简成适当的形式。,a,、使用小规模集成的门电路进行设计时，需要将逻辑函数化简成最简形式；,3.2.2,组合逻辑电路的设计方法,（,2-,41,）,例,：设计三人表决电路（,A,、,B,、,C,）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1,、,首先指明逻辑符号取“,0”,、“,1”,的含义,。三个按键,A,、,B,、,C,按下时为“,1”,，不按时为“,0”,。输出是,Y,，指示灯亮是“,1”,，否则是“,0”,。,2,、,根据题意列出逻辑状态表、逻辑式、最终画出逻辑图,。,（,2-,42,）,例,：设计三人表决电路（,A,、,B,、,C,）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,逻辑状态表,1,）、根据要求列出逻辑状态表,（,2-,43,）,例,：设计三人表决电路（,A,、,B,、,C,）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,2,）、根据逻辑状态表写出逻辑表达式,逻辑状态表,（,2-,44,）,例,：设计三人表决电路（,A,、,B,、,C,）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,3,）、将逻辑表达式化成最简式,用卡诺图化简,A,BC,00,01,11,10,0,1,AB,BC,AC,（,2-,45,）,4,）、根据逻辑表达式画出逻辑图。,B,&,A,B,1,Y,&,C,&,（,2-,46,）,&,&,A,B,&,C,&,Y,若用与非门实现,（,2-,47,）,在各种数字系统中，有些逻辑电路（编码器、译码器、数据选择器、计数器、加法器等等）经常、大量出现，为了使用方便，已经把这些逻辑电路制成了,中、小规模集成的标准化集成电路产品,，可以直接使用，而不用重复设计这些逻辑电路。,下面分别介绍它们的工作原理和使用方法。,5.5,常用的组合逻辑电路,（,2-,48,）,5.5.1,加法器,两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化成若干步加法运算进行。因此，加法器是构成算术运算器的基本单元。,二进制加法器可以用门电路组成的组合逻辑电路来实现。,（,2-,49,）,！注意：,二进制的加法运算同逻辑加法运算的含义不同。前者是数的运算，而后者是逻辑运算。,二进制加法：,1+1=10,逻辑加法：,1+1=1,（,2-,50,）,二进制加法运算,的基本规则,：,（,1,）逢二进一。,（,2,）最低位是两个数最低位的相加，不需考虑进位。,（,3,）其余各位都是三个数相加，包括,加数、被加数和低位送来的进位,。,（,4,）任何位相加都产生两个结果：,本位和、向高位的进位,。,（,2-,51,）,举例：,A=1011,B=1001,计算,A+B,1 0 1 1,1 0 0 1,+,0,1,0,1,1,0,0,1,1,（,2-,52,）,所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。,进位数,(C),半加本位和数,(S),A+B,半加和,0+0=0 0,0+1=0 1,1+0=0 1,1+1=1 0,一、,1,位加法器,1,、半加器,（,2-,53,）,用组合逻辑电路实现“半加”,ABCS,0000,0101,1001,1110,1,、列出逻辑状态表,2,、由逻辑状态表写出逻辑表达式,一、,1,位加法器,1,、半加器,（,2-,54,）,3,、由逻辑表达式画出逻辑电路图（多用“与非”门实现）,A,1,&,B,1,&,&,S,&,1,C,（,2-,55,）,A,、,B,同为,“,1,”,或,“,0,”,时，,S=0,；否则，,S=1,。,“,异或,”,门,3,、由逻辑表达式画出逻辑电路图（多用“与非”门实现）,（,2-,56,）,A,B,S,=1,A,B,CO,S,C,进位输出,C,&,3,、由逻辑表达式画出逻辑电路图（多用“与非”门实现）,（,2-,57,）,当多位数相加时，,半加器,可用于最低位求和，并给出进位数。,第二位以上的相加,则会有,两个待加数,A,i,和,B,i,，还有一个来自前面低位送来的,进位数,C,i-1,。这三个数相加，得出,本位和数（全加和数）,S,i,和进位数,C,i,。这种相加就叫“全加”。,2,、全加器,1 0 1 1,1 0 0 1,+,0,1,0,1,1,0,0,1,1,A,B,C,S,全加,半加,（,2-,58,）,A,i,、,B,i,：,加数；,C,i-1,：,低位的进位；,S,i,：,本位和；,C,i,：,进位。,2,、全加器,（,2-,59,）,2,、全加器,图形符号,A,i,B,i,CO,S,i,C,i,C,i-1,CI,（,2-,60,）,分析：,A,i,+B,i,+C,i-1,=(A,i,+B,i,)+C,i-1,相加：,结论,：,全加器可用两个半加器和一个“或”门组成。,半加,半加,2,、全加器,（,2-,61,）,分析：,A,i,+B,i,+C,i-1,=(A,i,+B,i,)+C,i-1,相加：,结论,：,全加器可用两个半加器和一个“或”门组成。,半加,半加,逻辑图,A,i,B,i,CO,CO,C,i-1,1,2,、全加器,（,2-,62,）,分析：,A,i,+B,i,+C,i-1,=(A,i,+B,i,)+C,i-1,相加：,半加,半加,逻辑图,A,i,B,i,CO,CO,C,i-1,1,2,、全加器,（,2-,63,）,二、多位加法器,两个多位数相加时，每一位都是带进位相加的，因而必须用全加器。只要依次将低位全加器的进位输出端,CO,接到高位全加器的进位输入端,CI,，就可以构成多位加法器了。,（,2-,64,）,A,0,B,0,CI,S,0,C,0,CO,A,1,B,1,CI,S,1,C,1,CO,A,2,B,2,CI,S,2,C,2,CO,A,3,B,3,CI,S,3,C,3,CO,例：用,4,个全加器组成一个逻辑电路来实现两个四位数的二进制的加法运算。,(1101),2,+(1011),2,1,1,0,1,1,0,1,1,1,0,1,0,1,0,1,1,计算结果：,1101+1011=11000,二、多位加法器,（,2-,65,）,说明：,这种全加器的任意一位的加法运算，都必须等到低位加法完成送来进位时才能进行。这种进位方式称为,串行进位，,把这种结构的电路称为,串行进位加法器,。,串行加法器的缺点是,运算速度慢,，但,电路比较简单,，因此在对运算速度要求不高的设备中仍比较多用。,二、多位加法器,（,2-,66,）,在数字电路中，所谓,编码,，就是把若干个,0,和,1,按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号的过程。,一位二进制代码有,0,和,1,两种，可以表示两个信号；两位二进制代码有,00,、,01,、,10,和,11,四种，可以表示四种信号；以此类推，,n,位二进制代码就有,2,n,个组合，可以表示,2,n,个信号,。,5.5.2,编码器,丁 丙 乙 甲,问题,:,将,4,个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能,这个过程就是编码。,F,0,=A,3,+A,1,F,1,=A,3,+A,2,一、编码器,A,3,A,2,A,1,A,0,0 0 0 1,0 0 1 0,0 1 0 0,1 0 0 0,F,1,F,0,0 0,0 1,1 0,1 1,输 入,输出,4-2,线编码器,4(=2,2,),种情况，需,2,位二进制码就能将所有情况表示；,2,n,种情况，只需要,n,位二进制码就能完全表示！,2,n,m,8,(=2,3,),种情况，需,3,位二进制码就能将所有情况表示；,16,(=2,4,),种情况，需,4,位二进制码就能将所有情况表示；,7,种情况需几位二进制码表示？,9,种呢？,（,2-,69,）,目前经常使用的编码器有：,普通编码器和优先编码器,。,普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。,优先编码器中，允许同时输入两个以上的编码信息。,一、普通编码器,（,2-,70,）,二进制编码器是将某种信号的输入编成二进制代码输出的电路。,二进制普通编码器,（,2-,71,）,例：,将,I,0,、,I,1,、,I,2,、,I,3,、,I,4,、,I,5,、,I,6,、,I,7,八个输入信号编成对应的二进制代码输出。,1,、确定二进制代码的位数,因为输入有八种信号，所以用,3,位二进制代码输出（,2,n,=8,，,n=3,）。这种编码器通常称为,8/3,线编码器。,3,位二进制普通编码器,8,线,-3,线编码器,框图,（,2-,72,）,2,、列编码表,编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应关系是人为设定的。不唯一。,因为普通编码要求每次只能输入一个编码信号，故状态表中只能出现这些输入变量的取值组合，其他的取值组合是不可能出现的，即它们对应的最小项为无关项。,这组输入变量为约束变量,。,（,2-,73,）,3,、由编码表写出逻辑表达式,利用无关项化简,（,2-,74,）,4,、由逻辑式画出逻辑图,Y,2,1,Y,1,1,1,Y,0,I,7,I,6,I,5,I,4,I,3,I,2,I,1,用与或门实现,（,2-,75,）,4,、由逻辑式画出逻辑图,Y,2,Y,1,Y,0,用与非门实现,1,I,1,1,I,2,1,I,3,1,I,4,1,I,5,1,I,6,1,I,7,（,2-,76,）,4,、由逻辑式画出逻辑图,Y,2,Y,1,Y,0,用与非门实现,1,I,1,1,I,2,1,I,3,1,I,4,1,I,5,1,I,6,1,I,7,注意,：,普通编码在任意时刻只允许一个信号输入。,I,1,=1,，其余为,0,时，输出：,001,；,I,4,=1,，其余为,0,时，输出：,011,；,I,1,I,7,全为,0,时,(,I,0,),，输出：,000,。,（,2-,77,）,优先编码器中，允许同时输入两个以上的编码信息。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。,下面对,74LS148,系列集成,优先二进制编码器,的工作原理进行介绍。,二、优先编码器,（,2-,78,）,74LS148,优先编码器,有,9,个输入和,5,个输出，且均以低电平作为有效信号。,8,线,-3,线,74LS148,优先编码器,框图,8,线,-3,线,74LS148,优先编码器,（,2-,79,）,5.5.3,译码器,译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进制数码（输出）。,例：,一个简单的两位二进制代码的译码器。,输入是一组两位二进制代码,AB,，输出是与代码状态相对应的,4,个信号,Y,3,Y,2,Y,1,Y,0,。,输 入,输 出,A B,Y,3,Y,2,Y,1,Y,0,0 0,0 1,1 0,1 1,0 0 0 1,0 0 1 0,0 1 0 0,1 0 0 0,表,4.12,译码器的真值表,真值表与我们前面学过的什么很相似？,你发现了吗？,译码器,（,2-,81,）,一、,3-8,线译码器,3-8,线译码器是一种全译码器（二进制译码器）。全译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高（低）电平。,3,线,-8,线译码器,3,线,-8,线译码器,框图,（,2-,82,）,一、,3-8,线译码器,根据,3-8,线译码器的逻辑功能可以列出它的逻辑真值表,（,2-,83,）,一、,3-8,线译码器,根据真值表可以写出逻辑函数式,（,2-,84,）,一、,3-8,线译码器,根据逻辑函数式可以画出,3-8,线译码器的逻辑图,3-8,线译码器的逻辑电路原理图,（,2-,85,）,74LS138 3,线,-8,线译码器,74LS138,是用,TTL,与非门组成的,3,线,-8,线译码器。,74LS138 3,线,-8,线译码器,74LS138 3,线,-8,线译码器,框图,1.,二进制译码器,二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有,n,位二进制代码，输出信号为,m,个，,m,=2,n,。,74LS138,二进制译码器。,表,4.13 74LS138,译码器功能表,输 入,输 出,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 ,1,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 0 1 1 1,1 1 1 1 1 0 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 1 1 0,另有三个附加的控制端,74LS138,译码器的逻辑符号,在,S,1,=1,，,=0,时，输出信号,才取决于输入信号,A,2,、,A,1,、,A,0,的组合。,当,S,1,=0,时，无论其他输入信号是什么，输出都是高电平，即无效信号。,为高电平时，输出也都是无效信号。,三点说明：,（,2-,88,）,74LS138 3,线,-8,线译码器,74LS138,的逻辑电路图,74LS138 3-8,线译码器的电路原理图,（,2-,89,）,74LS138 3,线,-8,线译码器功能表,（,2-,90,）,74LS138 3,线,-8,线译码器功能表,（,2-,91,）,二进制代码,(,机器代码,),译码,特定的输出信号,控制,数码显示器,，,直观地显示数字量。,译码显示系统：,二,-,十进制数码,显示,译码器,数码,显示器,二、显示译码器,（,2-,92,）,数码显示器,结构,字形重叠式：,分段式：,点矩阵式：,辉光数码管,荧光数码管,半导体显示器,七段显示器,液晶显示器,数码显示器,（,2-,93,）,常用的：,七段显示器,用,七个发光字段,来构成,0,9,十个数字。,a,b,c,d,e,f,g,每个发光字段是一个,发光二极管（,PN,结）：,磷砷化镓（,GaAsP),（,2-,94,）,七段显示器：,显示,数字情况,a,b,c,d,f,g,0,9,a b c d e f g,1,0 1 1 0 0 0 0,2,1 1 0 1 1 0 1,e,0,1 1 1 1 1 1 0,3,1 1 1 1 0 0 1,4,0 1 1 0 0 1 1,9,1 1 1 1 0 1 1,8,1 1 1 1 1 1 1,（,1,）七段显示译码器,七段,LED(Light Emitting Diode),数码显示器的显示原理,:,c,a,b,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,共阴极,a,R,8,b,c,d,e,f,g,dp,Vcc,Vcc,c,d,e,GND,dp,a,b,c,d,e,f,dp,a,b,f,g,GND,R=1K,5V,直流电源,c,a,b,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,c,d,e,GND,dp,a,b,c,d,e,f,dp,a,b,f,g,GND,R=1K,c,a,b,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,5V,直流电源,显示数字,1,R,5V,直流电源,R,R,显示数字,2,g f a b,e d c dp,c,a,b,d,e,f,g,dp,c,a,b,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,（,2-,99,）,74LS48,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9,输入,输入,输出：,接七段显示器,甩空,（用于测试,）,74LS48,：,BCD,七段译码器,/,驱动器,管,脚,图,（,2-,100,）,0001,0 1 1 0 0 0 0,0010,1 1 0 1 1 0 1,0000,1 1 1 1 1 1 0,DCBA,a b c d e f g,0,9,(8 4 2 1),0011,1 1 1 1 0 0 1,0100,0 1 1 0 0 1 1,0101,1 0 1 1 0 1 1,0110,1 0 1 1 1 1 1,1000,1 1 1 1 1 1 1,1001,1 1 1 1 0 1 1,0111,1 1 1 0 0 0 0,a,b,c,d,f,g,e,74LS48,功能表,（,2-,101,）,74LS48,与,七段显示器,的,连接,：,（共阴极）,译码显示系统：,b,f,a,c,d,e,g,b,f,a,c,d,e,g,D,C,B,A,74LS48,(,高,),(,低,),（,2-,102,）,“1”,a b g,共阴极,七段显示器工作示意图：,（,2-,103,）,5.5.4,数据选择器,作用：,从一组,(,几路,),数据中选择一路信号输出。,数据选择器又称,多路开关,。,选择端,输入数据,输出数据,功能示意图,:,D,3,D,2,D,1,D,0,Y,A,1,A,0,数据选择器,地址代码端,（,2-,104,）,A,1,A,0,D,3,D,2,D,1,D,0,Y,选择端,输入数据,输出数据,S,使能端,2,选,1,：,A,0,8,选,1,：,A,2,A,1,A,0,4,选,1,：,A,1,A,0,逻辑,关系,输入,控制端,输入数据：,输出,：,Y,=,D,i,。,使能端,S:,选择端,（输入地址代码）,输出控制,D,3,D,2,D,1,D,0,;,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,；,（,2-,105,）,一、数据选择器的工作原理,以,4,选,1,数据选择器为例介绍数据选择器的工作原理。,（,2-,106,）,一、数据选择器的工作原理,1,、列出,4,选,1,数据选择器的逻辑功能表。其中为数据输入端，为数据选择端。,2,、由逻辑功能表可以写出输出与输入之间的逻辑表达式,（,2-,107,）,一、数据选择器的工作原理,3,、由逻辑表达式画出,4,选,1,数据选择器的逻辑电路图,（,2-,108,）,74LS153,是一种集成的双,4,选,1,数据选择器,1,、,74LS153,有两个完全相同的,4,选,1,数据选择器。,2,、两个数据选择器有公共的地址输入端，而数据输入端和输出端各自独立。,3,、给定不同的地址代码（,A,0,A,1,的状态组合），即可从,4,个数据中选出所要的一个，送到输出端,Y,。,1,0,D,12,D,22,S,1,和,S,2,是附加控制端，用于控制电路的工作状态和扩展功能。,（,2-,109,）,输出的逻辑表达式：,74LS153,的逻辑图,（,2-,110,）,74LS153,的功能图,输出的逻辑表达式：,使能端,选 择 端,输出端,A,1,A,0,Y,0,0,0,D,0,0,0,1,D,1,0,1,0,D,2,0,1,1,D,3,1,0,禁止状态,单个,4,选,1,数据选择器的功能图,（,2-,111,）,74LS153,管脚图,选择端,选择端,使能端：,低电平有效,使能端：,低电平有效,数据输入端,数据输入端,输,出,端,输出端,74LS153,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9,（,2-,112,）,例题,试用双,4,选,1,数据选择器,74LS153,组成一个,8,选,1,的数据选择器。,分析：,如果用两个,4,选,1,数据选择器，可以有,8,个数据输入端，输入端够用。为了能指定,8,个输入数据中的任何一个，必须用,3,位输入地址代码（,2,3,=8,种组合）。而,4,选,1,数据选择器的输入地址代码只有两位，第三位地址输入端只能借用控制端。,（,2-,113,）,例：试用双,4,选,1,数据选择器,74LS153,组成一个,8,选,1,的数据选择器。,二、数据选择器的应用,1,、数据选择器的扩展,（,2-,114,）,2,、用数据选择器设计组合逻辑电路,分析：,具有两位地址输入,A,1,、,A,0,的,4,选,1,数据选择器在,S=1,时，输出与输入的逻辑关系：,若,A,1,、,A,0,将作为两个输入变量，同时令,D,0,D,3,为第三个输入变量的适当状态（包括原变量、反变量、,1,和,0,），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。,使能端,选 择 端,输出端,A,1,A,0,Y,0,0,0,D,0,0,0,1,D,1,0,1,0,D,2,0,1,1,D,3,1,0,（,2-,115,）,例题,试用,4,选,1,数据选择器实现如下要求的三变量组合逻辑电路。,解：将上式化为与,4,选,1,数据选择器的输出逻辑函数完全符合的形式。,将该结果与,4,选,1,数据选择器的输出逻辑函数对照,得出：,（,2-,116,）,根据得出的关系式，连接电路图即可得出所需要的组合逻辑电路。,（,2-,117,）,5.6,组合逻辑电路中的竞争,-,冒险现象,前面已经讲了组合逻辑电路的分析和设计方法，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。,但当输入信号的逻辑电平发生变化的瞬间可能出现异常情况，即所谓的,竞争,-,冒险现象,。,（,2-,118,）,5.6.1,竞争,-,冒险现象,理想的脉冲波形,0.9A,0.5A,0.1A,A,实际的脉冲波形,在实际的脉冲波形中，逻辑电平在从,1,跳转为,0,或从,0,跳转为,1,时，存在着一定的延时（,tr,和,tf,）。,（,2-,119,）,理想的脉冲波形,0.9A,0.5A,0.1A,A,实际的脉冲波形,任何一个门电路，只要有,两个输入信号,同时向相反方向变化,，由于,信号存在,前后沿,过渡时间不一致问题，,则输出端就有,可能,出现虚假信号,过渡脉冲。,5.6.1,竞争,-,冒险现象,（,2-,120,）,与门,的竞争-冒险,A B,Y,t,U,T,U,T,t,Y,B,t,0,1,t,A,0,1,0,0,干扰脉冲,把门电路两个输入信号同时向相反的逻辑电平跳变（一个从,1,变为,0,，另一个从,0,变为,1,）的现象，叫做,竞争,。由于竞争而在电路输出端可能出现违背稳态下逻辑关系的尖峰脉冲的现象叫做,竞争,-,冒险,。,（,2-,121,）,2,4,线译码器,的竞争,-,冒险现象,A,&,1,&,2,&,4,1,B,1,&,3,（,2-,122,）,2,4,线译码器,的竞争,-,冒险现象,A,&,1,&,2,&,4,1,B,1,&,3,A B,0 0 1 1 1 0 0 0,0 1 1 0 0 1 0 0,1 0 0 1 0 0 1 0,1 1 0 0 0 0 0 1,无竞争,-,冒险现象,无竞争,-,冒险现象,竞争,-,冒险现象,（,2-,123,）,t,1,t,2,t,t,B,t,A,t,用波形说明,t,t,U,T,U,T,U,T,U,T,（,2-,124,）,5.6.2,竞争,-,冒险现象的判断方法,方法：,写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（,0,或,1,）时，如果表达式能转换为 或的形式，则该组合逻辑电路存在着竞争,冒险。,（,2-,125,）,5.6.2,竞争,-,冒险现象的判断方法,例：,判断下列逻辑函数是否存在冒险：,解：（,1,）,若输入变量,A,B,l,，则有,因此，该电路存在冒险。,（,2,）,如果令,A,C,0,，则有,因此，该电路存在,l,冒险。,（,2-,126,）,消除竞争,-,冒险现象的方法,1).,引入,封锁脉冲,在输入信号发生竞争期间，封,锁门的输出；封锁脉冲必须与输入信号的转换,同步。,2).,引入,选通脉冲,等电路达到新稳态后，再输,出。,前封,中选,3).,接入滤波电容,吸收和削弱窄脉冲。,后滤,4).,修改逻辑设计，增加,冗余项。,添项,（,2-,127,）,例,1,：消除竞争,-,冒险的电路,前封,中选,t,C,f,C,f,(0.047,F100F),后滤,A,&,1,&,2,&,4,1,B,1,&,3,（,2