十一静电放电的防护.pptx

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,EMC theory and application,ESD,产生故障的模式,绝大多数静电放电危害都可以归纳为两类：,元件损坏,：无论元件是否安装在电路中，都有可能发生元件损坏。由于,ESD,可以造成半导体结的击穿、完全烧毁或融化。这种损害是永久性的而且很容易发现，另一种轻微的,ESD,损伤是使元件的功能逐渐丧失。遭受到,ESD,影响时，电路只是部分受损，但仍然可以运行。但是，一旦遭受供电过压、高温、非正常操作等情况，部分受损的元件就可能永久地失效。,操作性能损伤,：由直接或间接的能量注入引起。,ESD,直接放电发生在,ESD,电流直接经过电源、接地、输入或者输出端口进入电路的情形。当,ESD,电流足够大时，电路会重新动作，从而引起操作性能错误，甚至永久性的损坏。对于逻辑电路，可能发生状态变化，引起程序锁定和内存混乱。,直接放电是指直接对待,EUT,进行得放电。,间接放电是由于电磁辐射发生的对一个邻近的金属表面的放电，是辐射场耦合到电路中的情形。,ESD,影响,PCB,的四种基本方式：,ESD,电流直接流过脆弱的电路引起骚扰或损坏,PCB,。这是由于放电电流直接进入元件管脚引起了元件的永久性破坏。这种情况在触摸,PCB,或数字元件时可能会发生。,图 由,ESD,引起的故障方式,ESD,电流流过地回路引起损坏或骚扰。这种情况常出现在底板和电路地直接连接的系统中。大多数电路设计者都假设所有的电路地到机架地之间具有了低阻抗路径。一旦,ESD,进入电路地，在,PCB,上的任何位置都可能会出现问题。,图 由,ESD,引起的故障方式,电磁场耦合引起的扰动（间接放电）。此时，一般不损坏元件，当然也可能发生高阻抗元件的损坏。损毁很少只是因为,ESD,能量直接耦合进入敏感电路而发生。,图 由,ESD,引起的故障方式,放电前的（静电）电场引起的骚扰。这种危害不像其他方式那样普遍，一般发生在非常敏感的、高阻抗的电路中。,放电前（静电）电场是一个物体失去电子（结果产生正电荷），并把电子积累在另一个物体上（结果产生负电荷）。对于导体，电荷重组几乎立刻完成，然而，在绝缘体上电荷仍然能保持分离的状态。在绝缘体上需要比较长的时间才能出现有效的电荷重组并且因而产生电压。如果该电压足够大，就会经空气或绝缘物质迅速击穿，产生常见的,ESD,电弧或火花。,静电防护设计技术,单层和双层,PCB,对于单层和双层,PCB,，接地阻抗相当高，接地反弹便 成为主要因素。此时，对地接滤波电容器作用不大。如果没有转移,ESD,电流的良好的接地平面或者零电位参考平面，那么每一条信号线都不可避免地具有高阻抗串联元件。因为电容器只是转移电流到接地电路，所以此时加滤波电容也不能解决问题。需要的是使大电流不流入接地系统。,图,ESD,在单层和双层,PCB,上引起的接地反弹,减小,ESD,危害的一种方法是紧邻着,PCB,设置一个外部的或辅助的接地平面。这样的地平面可以是一种廉价的铝箔背贴聚酯膜的薄片或者类似的材料。当低阻抗地连接到辅助平面时，可以明显地观察到性能的改善,图,ESD,在单层和双层,PCB,上引起的接地反弹,另一个方面是控制单层和双层,PCB,上的环路面积,图 环路区域：单层和双层,PCB,减小单层和双层,PCB,上的环路面积与电磁干扰特性和抗扰性两者都有关,图 单层和双层,PCB,减小环路面积的实现技术,多层印制板,静电防护设计中在,PCB,上可实行的高压脉冲抑制技术包括三部分：元件级的、电路布线和系统级的,元件级：防止,ESD,耦合到对干扰敏感的电路去。滤波和瞬变抑制元件如下：,（,1,）火花间隙：是在铜微带线层里尖端相互对准的三角铜片构成。,图 火花间隙结构,（,2,）高压电容器：防护,ESD,，需要采用圆碟片形的陶瓷高压电容器将放电能量分流道机架地上。这些电容器的额定电压最小要有,1500V,。这些电容器必须放置在紧靠,I/O,连接器的位置并采用感抗尽可能小的引线连接。对于电气快速瞬变，电容器额定电压为,50,100V,通常已经足够，这是由于它们不能响应快速输入变化，而瞬变过程非常短暂，电压建立非常慢，所以电容器不会被击穿。,（,3,）雪崩二极管：是专门为抑制瞬间电压设计的半导体器件。其优点是具有稳定的快速的雪崩或触发时间常数，同时，二极管开启后具有稳定的箝位电压。这些二极管的响应应该足够快以便对,ESD,迅速地反应并能在短时间内消耗大量能量。,（,4,）,LC,滤波器：是电感器和电容器的联合体。这些元件阻止高频,ESD,能量进入系统。这个电路组合的另一个优点是可以防止辐射电磁干扰发射到外部互连电缆去,。,（,5,）对,ESD,不敏感元件。,（,6,）电源和地之间的高自谐振频率的旁路电容：这些旁路电容必须具有尽可能低的等效串联电感和等效串联电阻。对于低频高脉冲情况，在电源和地平面间使用多个旁路电容能减少环路面积。对于高频,ESD,由于电容器的内部引线和元件与接地缝缀连接的互连线条的电感，标准电容的电介质的作用减弱。另外，可以使用串联电阻保护,CMOS,电路。,（,7,）铁氧体材料、磁珠和滤波器：这些器件能极好地衰减,ESD,电流，此外，还能增强对辐射发射的抑制。,电路布放,使用多层印制板：有稳定的接地层。,必须滤波的电路和导线。,保证多层,PCB,和互连接器间的低接地阻抗连续。,减少环路面积。,掌控电源和地间的紧耦合。,在,PCB,的顶层和底层填充尽可能多的地电位铜板。,在,ESD,敏感元件和其他功能区之间加护沟和隔离。,采用多层,PCB,时，要确保地平面，,PCB,内部的，包围了每个电镀通孔。,确实将瞬态保护器件连接到机架地而不是连接到电路地或系统地。,尽量减小布线长度。,使信号线尽可能地靠近接地线、地平面和电路。,图 靠近地布放线条,系统级防护,对,ESD,辐射骚扰敏感的元件和电路进行完全屏蔽,内部电缆布线要避开缝隙和开口处,采用如下干扰抑制器保护所有的,I/O,电缆入口：电阻器、,RC,网络、,LC,滤波器、接地电容器、磁珠、二极管、雪崩二极管，或者类似的元件。,使所有的机架地的连接为低阻抗。,在设置了操作者用的触摸键时，要将膜片的导电层凹进去，以避免对数字电路直接放电,将导电膜片层直接端接到外壳屏蔽体上并且环绕全部的周界，甚至在使用相对低的导电材料，也要如此处理,采用金属外壳的连接器,避免尾线效应,保护边带的实施,为了防止,ESD,经辐射或传导耦合直接对元件产生的影响，而不是经外部,I/O,电缆和连接器间接产生的影响，可以在整个,PCB,的四周，包括元件层（顶层）和电路层（底层），设置一个,3.2mm,保护边带。保护边带到元件或线条最小要有,0.50cm,的距离。这样的间距确保在保护边带和电路间电压击穿时，两者之间不会发生,ESD,电流电弧放电。,图,ESD,保护边带的实施,要不要把保护边带与地平面连接？是否需要地平面？,保护边带到地平面连接。,如果,PCB,是安装在一个金属机壳里并采用多点接地连接到金属机架上，保护边带就要连接到地平面上。,金属机架还必须连接到三线地上，它通常被称为保护地。,在,PCB,和机架之间的地必须以低阻抗的方式可靠地搭接。,保护边带与地平面不连接。,如果保护边带与地平面连接，地平面产生高能量的地反弹，能量无处释放而导致元件被永久性的损坏。,如果,PCB,单点接到电源输入连接器的地上，全部的,ESD,电流，将以直线路径，由保护边带上的进入点直抵低阻抗的接地点。该能量相当大，能损坏路径上的几乎所有的部件。,为了避免,ESD,进入,PCB,，塑料外壳必须设计成能够防止不希望的能量穿透进去。能量穿透几乎可以在任何地方发生。,