资源描述
268418fdb730c61c18b5dd10257a31e5.doc
解:1)分析电路结构:该电路是由七个与非门及一个JKFF组成,且CP下降沿触发,属于米勒电路,输入信号X1,X2,输出信号Z。
2)求触发器激励函数:J=X1X2,K=`X1`X2
触发器次态方程: Qn+1=X1X2`Qn+`X1`X2Qn=X1X2`Qn+(X1+X2)Qn
电路输出方程: Z= `X1`X2Qn+X1`X2`Qn+`X1X2`Qn+X1X2Qn
3)状态转移表:
表6.3.1
输 入
X1 X2
S(t)
Qn
N(t)
Qn+1
输 出
Z
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
4)逻辑功能:实现串行二进制加法运算。X1X2为串行输入的被加数和加数,Qn为低位来的进位,Qn+1表示向高位的进位。且电路每来一个CP,实现一次加法运算,Z为本位和,Q在本时钟周期表示向高位的进位,在下一个时钟周期表示从低位来的进位。
例如X1=110110,X2=110100,
则运算如下表所示:LSBóMSB
表6.3.2
节拍脉冲CP
CP1 CP2 CP3 CP4 CP5 CP6 CP7
被加数 X1
0 1 1 0 1 1 0
加 数 X2
0 0 1 0 1 1 0
低位进位 Qn
0 0 0 1 0 1 1
高位进位Qn+1
0 0 1 0 1 1 0
本位和 Z
0 1 0 1 0 1 1
6.2 试作出101序列检测器的状态图,该同步电路由一根输入线X,一根输出线Z,对应与输入序列的101的最后一个“1”,输出Z=1。其余情况下输出为“0”。
(1) 101序列可以重叠,例如:X:010101101 Z:000101001
(2) 101序列不可以重叠,如:X:0101011010 Z:0001000010
解:1)S0:起始状态,或收到101序列后重新检测。
S1:收到序列“1”。
S2:连续收到序列“10”。
2)
解:(1)列隐含表:
进行关联比较得到 所有的等价类为:AD,BC。
最大等价类为:AD,BC,重新命名为a,b。
3)列最小化状态表为:
(b)
解:1)画隐含表6.3.3:
表6.3.3 题6.3的隐含表
B
╳
C
BD
HF
╳
D
╳
EG
CA
╳
E
AD
HF
╳
╳
╳
F
╳
╳
╳
╳
╳
G
AC
HF
╳
╳
╳
╳
╳
╳
╳
EG
BD
╳
╳
╳
╳
A
G
F
E
D
C
B
2)进行关联比较:AC,BD,EG,HF,之间互为等价隐含条件,所以分别等价。四个等价态重新命名为:a, b, e, h
3)列最小化状态转移表6.3.4:
表6.3.4 题6.3的最小化状态转移表
S(t)
N(t)/Z(t)
X=0
X=1
a
b/0
h/0
b
e/0
a/1
e
a/0
h/0
h
e/1
b/1
6.4 试画出用MSI移存器74194构成8位串行à并行码的转换电路(用3片74194或2片74194和一个D触发器)。
解:1)用3片74194:
表6.3.5 题6.4的状态转移表
2)用2片74194和一个D触发器
状态转移表同表6.3.5。
6.5试画出74194构成8位并行à串行码的转换电路
表6.3.6 题6.5的状态转移表:
Q0' Q1' Q2' Q3' Q4' Q5' Q6' Q7' Q8'
M0 M1
操 作
启动
F F F F F F F F
1 1
准备并入
CP1
0 D0' D1' D2' D3' D4' D5' D6' D7'
10
准备右移
CP2
1 0 D0' D1' D2' D3' D4' D5' D6'
10
准备右移
CP3
1 1 0 D0' D1' D2' D3' D4' D5'
10
准备右移
CP4
1 1 1 0 D0' D1' D2' D3' D4'
10
准备右移
CP5
1 1 1 1 0 D0' D1' D2' D3'
10
准备右移
CP6
1 1 1 1 1 0 D0' D1' D2'
1 0
准备右移
CP7
1 1 1 1 1 1 0 D0' D1'
1 0
准备右移
CP8
1 1 1 1 1 1 1 0 D0'
1 1
准备并入
解:激励方程:J1=K1=1;
J2=Q1n`Q3n,K2=Q1n
J2=Q1nQ2n,K2=Q1n
状态方程:Q1n+1=`Q1n·CP¯
Q2n+1=[Q1n`Q3n`Q2n+`Q1nQ2n]·CP¯
Q3n+1=[Q1nQ2n`Q3n+`Q1nQ3n]·CP¯
状态转移表:
表6.3.7 题6.6的状态转移表
111
序号
Q3 Q2 Q1
110
010
001
000
有效循环
0
1
2
3
4
5
000
001
010
011
100
101
011
100
101
偏离状态
110à111
111à000
状态转移图
该电路具有自启动性。
解:K=J=1
K=J=XQ
K=J=(XQ)(XQ)
K=J=(XQ)(XQ)(XQ)
Z=(XQ)(XQ)( XQ)(XQ)
Q
Q
Q
Q
X
J
K
J
K
J
K
J
K
Q
Q
Q
Q
Z
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
0
0
0
0
0
1
1
1
0
0
1
1
1
0
0
1
1
1
1
0
0
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
0
0
0
0
0
1
1
0
0
0
1
1
0
0
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
0
1
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
1
0
1
0
0
1
1
1
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
1
1
1
1
1
1
1
0
1
1
1
0
0
1
1
1
0
1
1
0
0
0
0
0
0
0
1
1
0
0
0
1
1
0
0
1
1
1
1
0
0
0
0
0
1
0
1
0
0
1
0
1
0
1
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
1
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
1
1
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
0
0
1
Q
Q
Q
Q
X
J
K
J
K
J
K
J
K
Q
Q
Q
Q
Z
0
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
0
1
1
0
0
1
1
0
0
0
1
1
1
0
0
1
1
1
1
1
1
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
1
0
1
0
1
0
0
1
0
1
1
0
0
0
0
1
1
1
1
0
1
1
0
0
0
1
1
0
1
0
0
0
0
0
0
1
1
0
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
1
0
0
1
0
1
0
0
1
1
0
0
0
0
1
1
1
1
1
0
1
0
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
0
1
0
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
1
1
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
0
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
6.8分析图6.8电路,画出其全状态转移图并说明能否自启动。
解:1)该电路为异步时序电路,无输入控制信号,属于Moore型,
其激励方程为:J1=1,K1=`Q2n
J2=`Q3n, K2=1
J3=1, K3=`Q2n
小圈内对应Q1¯,其余应保持Q3n不变。
次态方程为:Q1n+1=[`Q1n+Q2nQ1n]·CP¯,
Q2n+1=[`Q3n`Q2n]·CP¯,
Q3n+1=[`Q3n+Q2nQ3n]·Q1¯,
2)用卡诺图法求状态转移表:
Q2nQ1n Q3n
00
01
11
10
Q2nQ1n Q3n
00
01
11
10
Q2nQ1n Q3n
00
01
11
10
0
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
Q3n+1 Q2n+1 Q1n+1
可得状态转移表6.3.8:
表6.3.8 题6.8的状态转移表
序号
Q3 Q2 Q1
0
1
2
3
4
000
011
001
110
101
偏离
状态
010à001
100à101
111à101
状态转移图:
偏离态能够进入有效循环,因此该电路具有自启动性。
逻辑功能:该电路是一个M=5的异步计数器。
6.9用IKFF设计符合下列条件的同步计数器电路。
当X=0时为M=5的加法计数器,其状态为0,1,2,3,4。
当X=1时为M=5的减法计数器,其状态为7,6,5,4,3。
解:所设计电路应为Mealy型。有输入控制信号X。
1) 列状态转移表6.3.9:
表6.3.9 题6.9的状态转移表
X
Q3n Q2n Q1n
Q3n+1 Q2n+1 Q1n+1
Z
0
0
0
0
0
1
1
1
1
1
000
001
010
011
100
111
110
101
100
011
001
010
011
100
000
110
101
100
011
111
0
0
0
0
1
0
0
0
0
1
偏离态输出按任意项处理。
2) 求激励方程:
Q2nQ1n XQ3n
00
01
11
10
Q2nQ1n XQ3n
00
01
11
10
Q2nQ1n XQ3n
00
01
11
10
00
1
00
1
1
00
1
1
01
F
F
F
01
F
F
F
01
F
F
F
11
1
1
1
11
1
1
11
1
1
10
F
F
1
F
10
F
F
1
F
10
F
F
1
F
Q3n+1 Q2n+1 Q1n+1
Q3n+1=Q2nQ1n`Q3n+(Q2n+Q1n)Q3n 所以J3=Q2nQ1n, K3=Q2n+Q1n
Q2n+1=(`XQ1n+X`Q1n)`Q2n+(XQ1n+`X`Q1n)Q2n
所以J2=`XQ1n+X`Q1n=XÅQ1n, K2=XQ1n+`X`Q1n=XÅQ1n
Q1n+1=(`Q3n+X)`Q1n+X`Q3nQ1n 所以J1=`Q3n+X,K1=X`Q3n
本题未要求具有自启动性,所以可不检查自启动性,但必须有预置端,使计数器能进入有效循环。
3)画电路图:
6.10 试改用D触发器实现第9题所述功能的电路。
解:
1) 列状态转移表:
表6.3.10 题6.10的状态转移表
X
Q3n Q2n Q1n
Q3n+1 Q2n+1 Q1n+1
Z
0
0
0
0
0
1
1
1
1
1
000
001
010
011
100
111
110
101
100
011
001
010
011
100
000
110
101
100
011
111
0
0
0
0
1
0
0
0
0
1
偏离态输出按任意项处理。
2) 求激励方程:
Q2nQ1n XQ3n
00
01
11
10
Q2nQ1n XQ3n
00
01
11
10
Q2nQ1n XQ3n
00
01
11
10
00
1
00
1
1
00
1
1
01
F
F
F
01
F
F
F
01
F
F
F
11
1
1
1
11
1
1
11
1
1
10
F
F
1
F
10
F
F
1
F
10
F
F
1
F
Q3n+1(D3)的卡诺图 Q2n+1(D2)的卡诺图 Q1n+1(D1)的卡诺图
D3=Q2nQ1n+XQ1n+ XQ2n
D2=`X`Q2nQ1n+`XQ2n`Q1n+ X`Q2n`Q1n+ XQ2nQ1n
D1=`Q3n`Q1n+X`Q1n+ X`Q3n
3) 电路图略。
6.11 试用JKFF设计符合图6.11波形,并且具备自启动性的同步计数电路。
CP
0 1 2 3 4 5
Q1
Q2
Q3
解:1)根据波形列状态转移表
表6.3.11 题6.11的状态转移表
Q3n Q2n Q1n
Q3n+1 Q2n+1 Q1n+1
CP0¯
CP1¯
CP2¯
CP3¯
CP4¯
CP5¯
000
010
011
101
110
100
010
011
101
110
100
000
2) 根据状态转移表知:有6个有效状态和2个偏离态,偏离态的输出先按任意项处理,由此可得次态方程卡诺图为:
Q2nQ1n Q3n
00
01
11
10
Q2nQ1n Q3n
00
01
11
10
Q2nQ1n Q3n
00
01
11
10
0
F
1
0
1
F
1
0
F
1
1
1
1
F
1
1
1
F
1
F
Q3n+1 Q2n+1 Q1n+1
在上面卡诺圈的圈法下,检查自启动性:偏离态001的次态为110,偏离态111的次态是101,两个偏离态都能进入有效循环,因此,以此圈法设计的电路具有自启动性。
Q3n+1=Q1n`Q3n+(Q1n+Q2n) Q3n à J3=Q1n,K3=Q1n+Q2n
Q2n+1=(`Q3n+Q1n)`Q2n+`Q3n`Q1nQ2n à J2=`Q3n+Q1n,K2=`Q3n`Q1n
Q1n+1=`Q3nQ2n`Q1n+Q2nQ1n à J1=`Q3nQ2n,K1=`Q2n
3) 电路图略。
6.12 用四个DFF设计以下电路:
(1) 异步二进制加法计数器。
(2) 在(1)的基础上用复“0”法构成M=12的异步加法计数器。
解:(1)
(2)反馈状态为1100
6.13 用四个DFF设计以下电路:
(1)异步二进制减法计数器。
(2)在(1)的基础上用复“0”法构成M=13的异步计数器。
解:(1)
(2)状态转移图:
15 à 14 à 13 à 12 à 11 à 10 à 9 à 8 à 7 à 6 à 5 à 4 3 0
反馈状态为0011,此状态为过渡态,在状态编码表中该状态不出现。
为使电路具有自启动性,将`Q4`Q3也送入与非门。
6.14 用DFF和适当门电路实现图6.14的输出波形Z。
提示:先用DFF构成M=5的计数器,再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。
CP
Z
000 001 010 011 100
解:组合电路的真值表为:
表6.3.12 题6.14的真值表
Q3 Q2 Q1 CP
Z
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1
0
0
0
1
0
1
1
0
0
Q1CP Q3Q2
00
01
11
10
00
1
01
1
1
1
11
F
F
F
F
10
F
F
Z=`Q3`Q1CP+Q2Q1
M=5的计数器用异步计数器的脉冲反馈法得到:
6.15 试用DFF和与非门实现图6.15“待设计电路”。要求发光二极管前3s亮,后2s暗,如此周期性重复。
解:即产生序列信号11100。用移存型序列信号发生器实现,状态转移表为:
表6.3.13 题6.15的状态转移表
Q3 Q2 Q1
D1
111
110
100
001
011
0
0
1
1
1
D1的卡诺图为:
Q2Q1 Q3
00
01
11
10
0
F
1
1
F
1
1
F
检查自启动性:000à001Ö, 010à101à011Ö,三个偏离态都能进入有效循环,所以具有自启动性。由此可得D1的方程为:
D1=`Q2+`Q1=Q2Q1
6.16 试写出图6.16中各电路的状态转移表。
(a) (b)
解:(a) (b)
CR=Q3Q1 LD=Q3Q1
表6.3.14 题6.16的状态转移表
(a) (b)
Q3 Q2 Q1 Q0
Q3 Q2 Q1 Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
M=10 M=8
6.17 写出图6.17电路的状态转移表及模长M=?
解:状态转移表:
表6.3.15 题6.17的状态转移表
Q3 Q2 Q1 Q0
0000
0011
0100
0111
1000
1011
1100
1111
置3
置7
置11
置15
M=8
6.18 试分析图6.18能实现M=?的分频。
解:74161(1)的`Q3接至74161(2)的CP,两74161为异步级联,反馈状态为(4C)H=76,又利用异步清0端,所以M=76。
6.19试用74161设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1…的模长为12的计数电路。
解: 思路:当计数器计到5时,产生置数信号,数据输入端D3D2D1D0接(1010)2,下一时钟周期进入10。为了使其具有自启动性,将`Q3,`Q1接入与非门。
图 6.2.
6.20 试用74161设计能按8421BCD译码显示的0~59计数的60分频电路。
解:思路:先将两片74161分别接成M=10和M=6的形式,再让两者级联,实现M=6´10=60。
CP
M=6 M=10
6.21 试用TFF实现符合下述编码表的电路。
Q3 Q2 Q1 Q0
0000
0100
0101
0110
0111
1000
1100
1101
1111
解:
表6.3.16 题6.9的激励表
Q3n Q2n Q1n Q0n
Q3n+1 Q2n+1 Q1n+1 Q0n+1
T3 T2 T1 T0
0000
0100
0101
0110
0111
1000
1100
1101
1111
0100
0101
0110
0111
1000
1100
1101
1111
0000
0100
0001
0011
0001
1111
0100
0001
0010
1111
列各激励函数卡诺图:
Q1Q0 Q3Q2
00
01
11
10
Q1Q0 Q3Q2
00
01
11
10
00
F
F
F
00
F
F
F
01
1
01
1
11
1
F
11
1
F
10
F
F
F
10
1
F
F
F
T3=Q1Q0 T2=Q1Q0+Q3`Q2
Q1Q0 Q3Q2
00
01
11
10
Q1Q0 Q3Q2
00
01
11
10
00
F
F
F
00
F
F
F
01
1
1
01
1
1
1
1
11
1
1
F
11
1
1
F
10
F
F
F
10
F
F
F
T1=Q0 T0=Q1+Q2`Q0+`Q3Q2
6.22 试分析图6.22(a)(b)2个计数器的分频比为多少?
解:(a)J=`Q3,K=Q3。状态转移表:
表6.3.17 题6.22(a)的状态转移表
Q0 Q1 Q2 Q3
JK
0000
1000
0100
1010
0101
0010
1001
1100
0110
1011
1101
1110
10
10
10
10
01
10
01
10
10
01
01
10
M=12
(b) 本例是两个中规模器件74161级联的电路,其电路特点:两片74161首先采用置数法实现任意进制计数器;然后采用异步级联方式。
第一级161的CP信号受外部时钟信号控制,第二级161的CP信号由第一级16l的进位输出端`QCC控制,只有当第一级74161的QCC端由“1”到“0”时,第二级74161才工作。分析电路可知,第一级硼74161构成一个计数状态从1001~1111的7进制计数器,第二级7416l构成一个计数状态从0111~1111的9进制计数器。当第一级的QCC第一次由1à0时,第二级74161的时钟脉冲CP的上升沿到,开始计一个数,相当于计了1个7,当QCC第二次由1à0时,第二级74161计第二个数,相当于计了2个7,…最终计了9个7.所以此计数器电路的分频比为7× 9=63分频。
表6.3.18 题6.22(b)的状态转移表
(a)第一级计数器状态转移表题 (b)第二级计数器状态转移表
Q3 Q2 Q1 Q0
Q3 Q2 Q1 Q0
1001
1010
1011
1100
1101
1110
1111
0111
1000
1001
1010
1011
1100
1101
1110
1111
M1=7 M2=9
6.23 试说明图6.23电路的模值为多少,并画出74160(Ⅰ)的Q0、Q1、Q2、Q3端,74160(Ⅱ)的Q0和`RD端的波形,至少画出一个周期。
QCC
解:M=15
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
(Ⅰ)Q0
(Ⅰ)Q1
(Ⅰ)Q2
(Ⅰ)Q3
(Ⅱ)Q0
`RD
6.24 试写出图6.24中各电路的状态编码表及模长。
解:(1)异步清0,8421BCD码 (2)异步置9 5421BCD码
表6.3.19 题6.24的状态转移表
(a) (b)
Q3 Q2 Q1 Q0
Q0 Q3 Q2 Q1
0000
0001
0010
0011
0100
M=5
0000
0001
0010
0011
0100
1000
1001
1100
M=8
6.25 试用7490设计用8421BCD编码的模7计数器。(1)用R01、R02作反馈端;(2)用S91、S92作反馈端。
解:(1) (2)
6.26 试用7490设计用5421BCD编码的模7计数器。(1)用R01、R02作反馈端;(2)用S91、S92作反馈端。
解: (1) (2)
6.27 写出图6.27分频电路的模长
解:M1=6,M2=8 电路的模长为6和8的最小公倍数24,即M=24。
6.28 写出图6.28的模长及第一个状态和最后一个状态。
解:M1=7,M2=8 电路的模长应为7和8的最小公倍数56,即M=56。
6.29 图6.29是串入、并入—串出8位移存器74165的逻辑符号。试用74165设计一个并行—串行转换电路,它连续不断地将并行输入的8位数据转换成串行输出,即当一组数据串行输出完毕时,立即装入一组新的数据。所用器件不线,试设计出完整的电路。
解:
6.30 电路如图6.30所示,试写出其编码表及模长并说明理由。
解:
表6.3.20 题6.30的状态转移表
Q3 Q2 Q1 Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
M=10,因为反馈状态为1100,在8421BCD码中不会出现。所以模长仍为10。
6.31 现用信号为f1=100Hz的矩形波,试用两块7490将该信号变换成f0=2Hz的方波。
解:
M1=5(8421BCD) M2=10(5421BCD)
6.32 试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。
解:思路:一个JKFF可以构成M=2的计数器,将JKFF和7490异步级联构成M=20的计数器,取13的二进制码(01101)2为反馈状态。由于电路的第一状态为0001,所以取JKFF构成的M=2的计数器输出为最低位权输出Q0。
状态转移表为:
表6.3.21 题6.32的状态转移表
记录状态
Q4 Q3 Q2 Q1 Q0
1
2
3
4
5
6
7
8
9
10
11
12
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
6.33 在上题中,若要求其输出为8421BCD译码显示时,即计数状态为01,02,…,11,12编码。试再用一片7490和一个JKFF实现电路。
解:状态转移表为:
表6.3.22 题6.33的状态转移表
显示状态
Q4 Q3 Q2 Q1 Q0
01
02
03
04
05
06
07
08
09
10
11
12
00001
00010
00011
00100
00101
00110
00111
01000
01001
10000
10001
10010
其中Q4用来显示十位,Q3Q2Q1Q0用来显示个位。从状态转移表中可以看出Q4Q3Q2Q1为5421BCD码,因此将7490接成5421BCD码的
展开阅读全文