浙江大学嵌入式嵌入式系统4.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,嵌入式处理器结构,浙江大学计算机学院,陈天洲,tzchen,2005,年,3,月,2,一、概述,嵌入式系统的核心部件是各种类型的嵌入式处理器。,嵌入式,CPU,具有处理速度快、,I/O,功能强、功率损耗低及实时响应快等特点。,RISC(Reduced Instruction Set Computer),型处理器且有结构简单、处理速度快和处理功能强等优点,新型的嵌入式系统大多数都采用,RISC,型处理器作为核。,ARM,公司的,ARM,、,Hitachi,公司的,SH,、,MIPS/LSI Logic/IDT/Aldeny/Toshiba,公司的,MIPS,和,Motorola,公司的,M-Core,等都是新型嵌入式系统常用的,RISC,型处理器。,3,二、,ARM,嵌入式,CPU,ARM,架构处理器已在高性能、低功耗、低成本的嵌入式应用领域占据领先地位。,ARM,公司是嵌入式,RISC,处理器的知识产权,IP,供应商,它为,ARM,架构处理器提供了,ARM,处理器内核,(,如,ARM7TDMI,、,ARM9TDMI,、,ARM10TDMI,等,),和,ARM,处理器核,(ARM710T/720T/740T,、,ARM920T/922T/940T,、,ARM926E/966E,及,ARM1020E,等,),4,ARM,系列产品表示,ARM,系列产品很多,以,ARM7,系列为例,其内核,ARM7TDMI,表示为：,ARM7,：,ARM,系列具有,32,位整数运算核,T,：,内含,16,位压缩指令集,Thumb,D,：,支持片内,Debug,调试,M,：,采用增强型乘法器,(Multiplier),I,：,内含嵌入式,ICE,宏单元,另外,各产品的后缀提供了各种形式与功能的选择：,-S,：,可综合的软核,Softcore,-E,：,具有,DSP,的功能,-J,：,Jazeller,允许直接执行,Java,字节码,5,ARM,架构,ARM,架构自诞生至今,已经发生了很大的演变,至今已定义,5,种不同的版本,V1,版架构,V2,版架构,V3,版架构,V4,版架构,V5,版架构,6,V1,版架构,该版架构只在原型机,ARM1,出现过,其基本性能：,基本的数据处理指令,(,无乘法,),字节、半字和字的,LOAD/STORE,指令,转移指令,包括子程序调用及链接指令,软件中断指令,寻址空间：,64M,字节,(226),7,V2,版架构,该版架构对,V1,版进行了扩展,如,ARM2,与,ARM3(V2a,版,),架构,增加了以下功能：,乘法和乘加指令,支持协处理器操作指令,快速中断模式,SWP/SWPB,的最基本存储器与寄存器交换指令,寻址空间：,64M,字节,8,V3,版架构,把寻址空间增至,32,位,(4G,字节,),增加了当前程序状态寄存器,CPSR(Current Program Status Register),和程序状态保存寄存器,SPSR(Saved Program Status Register),以便于异常,(Exception),的处理。,增加了中止,(Abort),和未定义二种处理器模式。,ARM6,就采用该版架构。指令集变化如下：,增加了,MRS/MSR,指令,以访问新增的,CPSR/SPSR,寄存器,增加了从异常处理返回的指令功能。,9,V4,版架构,V4,版架构是目前应用最广的,ARM,体系结构,对,V3,版架构进行了进一步扩充,有的还引进了,16,位的,Thumb,指令集,使,ARM,使用更加灵活。,ARM7,、,ARM8,、,ARM9,和,StrongARM,都采用该版架构。指令集中增加了以下功能：,符号化和非符号化半字及符号化字节的存,/,取指令,增加了,16,位,Thumb,指令集,完善了软件中断,SWI,指令的功能,处理器系统模式引进特权方式时使用用户寄存器操作,把一些未使用的指令空间捕获为未定义指令,10,V5,版架构,这是最近推出,ARM,架构,在,V4,版基本上增加了一些新的指令,ARM10,和,XScale,都采用该版架构,这些新增指令有：,带有链接和交换的转移,BLX,指令,计数前导零,CLZ,指令,BRK,中断指令,增加了信号处理指令,(V5TE,版,),为协处理器增加更多可选择的指令,11,v6,版架构,2001,年发布的,增加了,SIMD,功能扩展,适合使用电池供电的便携式设备,SIMD,功能扩展,包括音频,/,视频处理在内的应用系统提供了优化功能,可以使音频,/,视频处理性能提高,4,倍,首先在,2002,年发布的,ARM11,处理器中使用,12,三、,StrongARM,架构处理器,StrongARM,是,Intel,公司为手持式消费类电子设备和移动计算与通信的嵌入式处理器。采用,StrongARM,架构的处理器有：,SA-1,：,StrongARM,处理器内核,SA-110,：,StrongARM,处理器核,SA-1100,：通用处理器,MPU,SA-1110,：通用处理器,MPU,IXP1200,：采用,StrongARM,核的网络处理器,13,StrongARM,架构主要特性,StrongARM,处理器核,内核：,SA-1,、指令快存,I-Cache,：,16K,字节、数据快存,D-Cache,：,8K,字节、微小数据,Cache,：,512,字节、存储器管理单元,IMMU,和,DMMU,、读和写缓冲器,存储器控制模块,支持各种,ROM,、,FLASH(,闪存,),、,DRAM,和,SRAM,、支持,PCMCIA,系统控制模块,通用可中断,GPIO,：,28,根、看门狗定时计数器、间隔定时器、电源管理控制器、中断控制器、片上振荡器：,2,个（含锁相环）,外围控制模块,LCD,液晶驱动控制器、串行接口,UART,、红外接口,irDA,、数字单频,Codec,接口,目前,大量应用的是改进型,SA-1110,处理器。在,SA-1100,处理器基础上,增加了以下功能：,DMA,控制器：,6,通道,以提高,LCD,显示和,I/O,传送的效率,实时时钟,RTC,串行外围接口,SPI,SA-1110,处理器已取代了,SA-1100,处理器,与其配套的,SA-1111,芯片,扩展了,PS/2,键盘与鼠标接口、,USB,的主机接口以及,PCMCIA/CF,接口。,14,四、,XScale,架构处理器,XScale,架构处理器是新一代为无线手持式应用产品开发的嵌入式处理器,是,PCA,开发式平台架构中的应用子系统与通信子系统中的嵌入式处理器,XScale,微架构处理器的时钟可以达,1GHz,、功耗,1.6W,并能达到,1200MIPS,。,IOP310,、,IOP321,、,PXA210,、,PXA 25X,、,PXA 26X,、,PXA 27X,15,XScale,系统结构图,16,XScale,架构特点（一）,采用,7/8,级超级流水线,动态跳转预测、分支目标缓冲器,BTB(Branch Target Baffer),支持多媒体处理技术,新增乘,/,加器,MAC,、,40,位累加器、兼容,ARM V5TE,指令、特定,DSP,型协处理器,CP0,指令快存,(I-Cache),：,32K,字节,数据快存,(D-Cache),：,32K,字节,可以重构为,28K,字节片内,RAM,微小数据快存,(Mini-DCache),：,2K,字节,指令存储器管理单元,IMMU,32,路变换后备缓冲器,TLB(,快表,),动态电源管理,17,XScale,架构特点（二）,数据存储器管理单元,DMMU,32,路变换后备缓冲器,TLB(,快表,),中断控制器,总线控制器,1G,字节,/,秒、,ECC,协议,调试,(Debug),接口：,性能监控：协处理器,CP14,、硬件断点、硬件观察点、,BKPT,指令、异常中断、,JTAG,接口、迹缓冲器,18,五、,ARM,系列简介,32,位,cpu,中领军芯片,2001,年，市场占有率,75,知识供应商,合作伙伴,100,多个,19,ARM,特点,内核耗电少，成本低，功能强,特有,16/32,位双指令集,全球众多的合作伙伴,成为移动通讯，手持计算机，多媒体数字消费等嵌入式解决方案的,RISC,标准,20,ARM,Advanced RISC Machines,85,年英国剑桥,ARM,原型,90,年成立,ARM ltd.,五个产品系列：,ARM7,，,ARM9,，,ARM9E,，,ARM10,，,SecurCore,进一步产品,来源于合作伙伴：,intel Xscale,微体系结构和,StrongARM,21,ARM7,系列,系列产品,ARM7TDMI,：,T,：,Thumb,，,D,：,debug,，,M,：,multiplier,，,I,：嵌入式,ICE,ARM7TDMI,S,：,synthesizable,可综合,ARM720T,ARM7EJ,最低功耗,具有：,嵌入式,ICE-RT,逻辑硬件上提供片上断点与调试点支持,非常低的功耗,提供,0.9MIPS/MHz,的三级流水线和冯,.,诺依曼体系,22,ARM9,系列,系列产品,ARM920T,与,ARM922T,ARM940T,具有：,5,级流水线,1.1MIPS/MHz,的哈佛结构,23,ARM9E,系列,系列产品,ARM966E-S,ARM946E-S,ARM926EJ-S,提供,DSP,扩充,嵌入式,ICE-RT,调试逻辑,1.1MIPS/MHz,的,5,级流水线和哈佛结构,紧耦合存储器（,TCM,）接口，可使存储器以最高处理器速度运转，可直接连到内核上,24,ARM10,系列,产品系列,ARM1022E rev0,ARM1020E rev1,提供,DSP,扩展,嵌入式,ICE-RT,全性能,MMU,Cache,对于指令与数据，,64,位,AHB,接口,6,级流水线,内部,64,位数据通道,1.25MIPS/MHz,比同等,ARM9,器件，同样时钟下，性能提高,50,25,SecurCore SC100,专为安全设计,抗窜改（,resist tampering,）,逆向工程（,reverse engineering,）,保护机构确保操作系统与数据安全,26,StrongARM,Intel StrongARM SA-1100,处理器,兼容,ARMv4,体系,具有,intel,体系结构的特点,27,XScale,Intel Xscale,基于,ARMv5TE,体系,支持,Thumb,指令,支持,DSP,扩充,28,应用,采用,ARM7,内核最多,最典型为,ARM7TDMI,、,ARM720T,29,芯片工艺,0.18m,0.13 m,0.25 m,工艺,30,ARM,特定功能的变种,T,变种,(Thumb,指令集,),：,Thumb,指令集,严格控制产品成本,比采用,ARM,指令更多的指令，不适合对时间要求苛刻的场合,M,变种,(,长乘法指令,),：,增加了两条用于进行长乘法操作的,ARM,指令,首先在,ARM,体系版本,3,引入，在,ARM,体系版本,4,之后，,M,变种成为系统的标准功能；,E,变种,(,增强型,DSP,指令,),：,包含附加指令用于增强处理器对一些典型,DSP,算法的处理性能,E,变种首先在,ARM,体系版本,5T,中使用,31,J,变种,(Java,加速器,Jazelle),：,提供,Java,加速功能,D,变种,(,片内,Debug),：,支持片内,Debug,调试；,I,变种,(,嵌入式,ICE),：,集成嵌入式,ICE,宏单元；,SIMD,变种,(ARM,媒体功能扩展,),：,高性能的音频,/,视频处理技术。,32,六、,ARM,体系结构简介,1,）、,Thumb,指令集的,16,位指令集,32ARM,指令集的子集,代码密度高，性能高,状态：,ARM,状态，,Thumb,状态,每指令集都有：切换状态的指令,33,2,）寄存器,37,个寄存器,寄存器分成可以重叠的组,R13,堆栈,R14,返回地址,R15=PC,34,3,）,ARM,指令集,32,位长度,字对准,可以传送,8bit,，,16bit,，,32bit,符号,/,无符号数据,35,4,）,Thumb,指令集,16,位长度,半字对准,操作寄存器中是,32bit,数据访问和取指使用全,32bit,地址,条件分支指令是唯一一句,CPSR,的,Thumb,指令,大多数指令访问,R0,R7,36,5,）,ARM,体系结构,1,）,ARM,体系结构的版本,版本,1,5,37,ARMv1,基本数据处理指令（不含乘法）,字节、字、半字的,load,，,store,分支指令，包括子程序调用,软件中断指令，进行操作系统调用,26,位寻址,无使用，,38,ARMv2,增加乘法，乘加,协处理器支持,快速中断中,2,个以上分组的寄存器,称为,SWP,与,SWPB,的原子性加载与存储,26,位寻址,不使用了,39,ARMv3,寻址,32,位,增加,CPSR(Current Program Status Register),增加,SPSR(Saved Program Status Register),增加访问,CPSR,与,SPSR,的指令,修改了过去用于异常返回的指令的功能,与,26,位寻址模式兼容,40,ARMv4,半字,load,，,store,加载与进行字节和半字节带符号扩展,在,T,变量中，一个转换到,Thumb,状态的指令,使用用户模式寄存器的新的特权处理器模式,不再要求与,26,位寻址模式兼容,41,ARMv5,提高,T,变量中,ARM/Thumb,切换效率,让非,T,变量同,T,变量一样，使用相同的代码生成技术,增加一个计数前导零指令,增加软件断点指令,为协处理器设计者增加更多可选择指令,对乘法如何设置标志严密定义,42,2,）,ARM,体系结构的变量,A,）,Thumb,指令集（,T,变量）,Thumb,指令集,Thumb v1,应用在,ARMv4,Thumb v2,应用在,ARMv5,43,B,）长乘法指令（,M,变量）,ARM,指令集的,M,变量包括,4,个附加指令完成,3232-64,的乘法和乘加,结果放在,2,个,32,位寄存器中,44,C,）增强型,DSP,指令（,E,变量）,完成,DSP,功能,45,3,）处理器模式,处理器模式,说明,用户,usr,正常程序执行模式,FIQ fiq,支持高速数据传输或通道处理,IRQ irq,用于通用中断处理,管理,svc,操作系统保护模式,中止,abt,支持虚拟存储器和,/,或存储器保护,未定义,und,支持硬件协处理器的软件仿真,系统,sys,运行特权操作系统任务,(ARMv4,以上,),46,改变模式,方法：,软件控制,外部中断,异常处理,通常在用户模式下,不能访问被保护的系统资源,一般不能改变模式,异常发生可以导致模式改变,47,特权模式,除了用户模式外的所有模式,48,异常模式,FIQ,IRQ,管理（,Supervisor,）,中止（,Abort,）,未定义（,Undefined,）,由异常进入对应模式,49,系统模式,不受限制的用户模式,50,4,）寄存器组织,37,个寄存器,31,个,32bit,通用寄存器,6,个,32bit,状态寄存器（实际只用,12bit,）,每个模式下可见,15,个通用寄存器（,R0,R14,），,12,个状态寄存器，,PC,不同模式下的通用寄存器有所不同,51,通用寄存器分类,R0,R14,R0,R7,：不分组寄存器,任何模式下都可以访问，且映射固定寄存器,R8,R14,：分组寄存器,不同模式映射不同物理寄存器,52,PC,ARM,状态下：位,1:0,为,0,，位,31:2,为,PC,Thumb,状态：位,0,为,0,，位,31:1,为,PC,53,CPSR,1),条件码标记,N,：负数,Z,：为,0,C,：进位,V,：溢出,Q,：增强型,DSP,的溢出标志,N,Z,C,V,Q,DNM(RAZ),I,F,T,M4,M3,M2,M1,M0,54,2,）控制位,I,：禁止,IRQ,中断标记,F,：禁止,FIQ,中断标记,T,：,T,变量,模式位,M4:0,10000:,用户模式,10001:FIQ,模式,10010:IRQ,模式,10011:,管理模式,10111:,中止模式,11011:,未定义,11111:,系统模式,55,Thumb,状态的寄存器集,可访问的寄存器集是,ARM,的子集,8,个通用寄存器,R0,R7,PC(R15),SP,（,R13,）,LR(R14),CPSR,56,5),异常,由内部、外部引起的事件,7,种异常,复位，进入管理模式,未定义指令：未定义模式,软件中断（,SWI,）：管理模式,预取中止：中止模式,数据中止：中止模式,IRQ,：,IRQ,模式,FIQ,：,FIQ,模式,57,异常的优先级,优先级异常,1,（最高）复位,2,数据中止,3FIQ,4IRQ,5,预取中止,6,未定义指令，,SWI,58,6,）,Thumb,指令集,与,ARM,指令集的区别,分支语句,数据传送指令,单寄存器加载与存储指令,多寄存器加载与存储指令,没有协处理器指令,没有信号量指令,没有访问,CPSR,指令,59,分支指令,向后转移,条件下向前转移,转向子程序,从,Thumb,状态切换到,ARM,状态,60,数据处理指令,操作的结果放第一个寄存器,eg:R1=R1+R2,数据处理操作少,访问,R8,R15,受到限制,61,单寄存器,load,、,store,只访问,R1,R7,62,多寄存器,load,、,store,LDMIA R3!,R0-R7,STMIA R0!,R6,R7,PUSH R3,R5-R7,POP R2,R5,63,7),流水线,ARM7,的三级流水线,取指,-,译码,-,执行,64,8,）嵌入式,ICE-RT,逻辑,在片调试支持,调试通道,DDC,：（,Debug communication Channel,）,在目标机与宿主调试器之间传送信息,JATG,（,Joint Test Action Group,）,可以通过,JATG,测试访问口进行控制,可以设置,DBGEN,为低电平禁止,ICE-RT,65,9),存储系统,增加控制,cache,与,MMU,操作的寄存器,IDC,操作（,Instruction and data cache,）,MMU,中的可,cache,位,是否可将正在读的数据放入,IDC,IDC,使能，禁止，复位：操作控制寄存器,66,写缓冲（,WB,）,ARM720T,8,字,data,4,个独立地址,三种操作：,可缓冲的写,非缓冲的写,读锁写,67,MMU,功能,1,。将虚拟地址翻译成物理地址,2,。控制存储器的访问权限,68,MMU,硬件,1,。,TLB,2,。访问控制逻辑,3,。变换表移动逻辑,地址变换表,4,。增加的寄存器,变换表基址寄存器，域访问控制寄存器，,TLB,操作寄存器，故障状态寄存器，故障地址寄存器,69,2,种页映射方式,大页：,64KB,小页：,4KB,70,IDC,，,WB,，,MMU,存储系统,71,不同系列的,ARM,内核差异,详见各内核的说明书,七、,ARM JTAG,调试,73,74,几种常用的调试方法,指令集模拟器,一种利用,PC,机端的仿真开发软件模拟调试的方法。,驻留监控软件,驻留监控程序运行在目标板上，,PC,机端调试软件可通过并口、串口、网口与之交互，以完成程序执行、存储器及寄存器读写、断点设置等任务,JTAG,仿真器,通过,ARM,芯片的,JTAG,边界扫描口与,ARM,核进行通信，不占用目标板的资源，是目前使用最广泛的调试手段,在线仿真器,使用仿真头代替目标板上的,CPU,，可以完全仿真,ARM,芯片的行为。但结构较复杂，价格昂贵，通常用于,ARM,硬件开发中,75,ARM,的,JTAG,调试结构,Angel,JTAG,76,宿主机调试器,宿主机调试器通过固定的协议控制下位机（协议转换器）。比如，,SDT,中通过,Angel,协议或者第三方调试器所提供的协议,宿主机调试器只发送宏观的命令，比如：程序运行、终止。读些内存、,ARM,寄存器等,通讯的介质可以是串口、并口、以太网、,USB,等,77,JTAG,与,Angel,JTAG,调试：协议转换器解释上位机传送过来的命令，通过,JTAG,控制,ARM,执行。,Angel,调试：协议转换器可以直接做为目标板的,Firmware,的一部分。直接执行从宿主机传送过来的调试命令；并回送相应的数据。,Angel,可以节省专门的,JTAG,仿真器，但是，它需要软件，或者是嵌入式操作系统的支持，做不到完全的实时仿真。而,JTAG,仿真是通过硬件和控制,ARM,的,EmbeddedICE,实现的，可以做到实时仿真。,78,什么是,JTAG,？,JTAG,是,Joint Test Action Group,的缩写；是,IEEE1149.1,标准,JTAG,的建立使得集成电路固定在,PCB,上，只通过边界扫描便可以被测试,在,ARM7TDMI,处理器中，可以通过,JTAG,直接控制,ARM,的内部总线，,IO,口等信息，从而达到调试的目的,79,JTAG,的典型接口,TMS,：测试模式选择（,Test Mode Select,），通过,TMS,信号控制,JTAG,状态机的状态,TCK,：,JTAG,的时钟信号,TDI,：数据输入信号,TDO,：数据输出信号,nTRST,：,JTAG,复位信号，复位,JTAG,的状态机和内部的宏单元（,Macrocell,）,80,JTAG,的状态机（,TAP,）,81,JTAG,链的组成,82,ARM7TDMI,的,JTAG,标准链（,1,）,83,ARM7TDMI,的,JTAG,标准链（,2,）,Scan Chain 0,：包括,ARM,核的所有的,IO,和总线的输入输出控制信号,Scan Chain 1,：包括,ARM,核的数据总线和一个断点控制信号。通过控制这个条链，可以控制,ARM,核执行指定的指令。,Scan Chain 2,：通过控制,EmbeddedICE,宏单元，实现对,ARM,执行指令的断点、观察点的控制,84,EmbeddedICE,的结构,85,ARM7TDMI,中断点的设置,设置,EmbeddedICE,的两个,watchpoint,单元主要包括：地址、数据、控制信号等,当一个（或者两个）,watchpoint,中的地址（也可以包括数据）和,ARM,所执行的当前的指令相同的时候，,ARM,就从运行状态进入,Debug,状态,86,断点的类型,硬件断点：在,ARM,中直接设定,watchpoint,中的地址，当,ARM,运行到制定的地址时，就进入,Debug,状态,软件断点：改变存储器中的,ARM,指令为一个特殊的数据,X,（,ARM,的未定义指令），同时，设置,watchpoint,中的断点数据也为,X,，当,ARM,把,X,数据作为指令读入的时候，,ARM,就进入,Debug,状态,87,硬件断点和软件断点的优缺点,硬件断点：数目受,EmbeddedICE,中的,Watchpoint,数目的限制；但是，可以在任何地方设置断点,软件断点：数目不受限制，但是，软件断点是通过替换系统的断点地址的指令实现的，所以，软件断点只能在可写的存储器的地址中设置（比如：,RAM,），而不能在,ROM,（比如：,Flash,）中设置,88,八、,ARM,实例,Samsung S3C44B0X,ARM,体系结构的主要特征,大量的寄存器，都可用于多种用途；,Load-Store,体系结构,3,地址指令（两个源操作数寄存器和结果寄存器独立设定）,每条指令都条件执行包含非常强大的多寄存器,Load,和,Store,指令,能在单时钟周期执行的单条指令内完成一项普通的移位操作和一项普通的,ALU,操作,能过协处理器指令集来扩展,ARM,指令集，包括在编程模式下增加了新的寄存器和数据类型,在,Thumb,体系结构中以高密度,16,位压缩形式表示指令集,89,Samsung S3C44B0X,Samsung S3C44B0X,微处理器是三星公司专为手持设备和一般应用提供的高性价比和高性能的微控制器解决方案，它使用,ARM7TDMI,核，工作在,66MHZ,。为了降低系统总成本和减少外围器件，这款芯片中还集成了下列部件：,8KB Cache,、外部存储器控制器、,LCD,控制器、,4,个,DMA,通道、,2,通道,UART,、,1,个多主,I,2,C,总线控制器、,1,个,IIS,总线控制器，,5,通道,PWM,定时器及一个内部定时器、,71,个通用,I/O,口、,8,个外部中断源、实时时钟、,8,通道,10,位,ADC,等。,90,S3C44B0X,体系结构：,用于手持设备和通用嵌入式应用的完整系统；,16/32,位,RISC,结构和带,ARM7DMI CPU,核的功能强大的指令集；,Thumb,协处理器在保证性能的前提下使代码密度最大；,片上,ICE,中断调试,JTAG,调试方式,32,8,位硬件乘法器；,91,系统管理：,支持大,/,小端模式,地址空间：每个,Bank32MB,（一共,256MB,）；,每个,Bank,支持,8/16/32,位数据总线编程；,固定的,Bank,起始地址和,7,个可编程的,Bank,；,1,个起始地址和尺寸可编程的,Bank,；,8,个内存,Bank:,：个用于,ROM,、,SRAM,；,2,个用于,ROM/SRAM/DRAM,；,所有内存,Bank,的可编程寻址周期；,在能量低的情况下支持,DRAM/SDRAM,自动刷新模式；,支持,DRAM,的非对称,/,对称寻址；,92,缓冲内存和内部,SRAM,4,路带,8K,字节的联合缓存；,不使用缓存的,0/4/8K,内容,SRAM,伪,LRU,（最近最少使用）的替代算法；,通过在主内存和缓冲区内容之间保持一致的方式写内存；,当缓冲区出错时，请求数据填充技术；,93,时钟和能量管理,l,低能耗；,l,时钟可以通过软件选择性地反馈回每个功能块,l,能量模式：,u,正常模式：正常运行模式；,u,低能模式：不带,PLL,的底频时钟；,u,休眠模式：只使,CPU,的时钟停止；,u,停止模式：所有时钟都停止；,l,用,EINT,或,RTC,警告中断从停止模式唤醒,94,中断控制器,l,30,个中断源（看门狗定时器，,6,个定时器，,6,个,UART,，,8,个外部中断，,4,个,DMA,，,2,个,RTC,，,1,个,ADC,，,1,个,I,2,C,，,1,个,SIO,；,l,矢量,IRQ,中断模式减少中断响应周期；,l,外部中断源的水平,/,边缘模式；,l,可编程的水平,/,边缘极性；,l,对紧急中断请求支持,FIQ,（快速中断请求）；,95,带,PWM,的定时器,l,脉冲宽度调制,l,5,个,16,位带,PWM,的定时器,/1,个,16,位基于,DMA,或基于中断的定时器；,l,可编程的工作循环，频率和极性,l,死区产生,l,支持外部时钟源,96,实时时钟,l,全时钟特点：毫秒、秒、分、小时、天、星期、月、年,l,32.768KHz,运行,CPU,唤醒的警告中断,时钟记号中断,97,通用输入输出端口,l,8,个外部中断端口,l,71,个多路输入输出口；,UART,l,2,个带,DMA,和中断的,UART,；,l,支持,5,位，,6,位，,7,位，,8,位串行数据传送,/,接收；,l,当传送,/,接收时支持双向握手,l,可编程波特率；,l,支持,IrDA1.0,（,115.2KBPS,）；,l,测试的循环返回模式；,l,每个通道有,2,个内部,32,位,FIFO,98,DMA,与,A/D,DMA,控制器,l,2,路通用无需要,CPU,干涉的,DMA,控制器；,l,2,路桥式,DMA,控制器；,l,采用,6,种,DMA,请求的桥式,DMA,支持,IO,到内存,内存到,IO,，,IO,到,IO,：软件，,4,个内部功能块（,UART,，,SIO,，实时器，,IIS,），外部管脚；,l,DMA,之间可编程优先级次序；,l,突发传送模式提高到,FPDRAM,、,EDODRAM,和,SDRAM,的传送率；,A/D,转换,l,10,位多路,ADC,；,l,最大,500KSPS/10,位；,99,LCD,控制器,l,支持彩色,/,单色,/,灰度,LCD,；,l,支持单扫描和双扫描显示；,l,支持虚拟显示功能,l,系统内存作为显示内存,l,专用,DMA,用于从系统内存中提取图象数据；,l,可编程屏幕尺寸；,l,灰度：,16,级,l,256,色,100,看门狗定时器与,I,2,C,总线接口,l,16,位看门狗定时器；,l,定时中断请求和系统复位；,l,1,个带中断的多主机,I,2,C,总线；,l,串行，,8,位，双向数据传送器能够以,100KB/S,的标准模式和,400KB/S,的快速模式传送,101,IIS,总线接口,l,1,个,I,带,DMA,的音频,IS,总线接口；,l,串行，每路,8/16,位数据传送器；,支持,MSB,数据格式；,SIO,（同步串行,I/O,）,l,1,个带,DMA,和中断的,SIO,l,可编程波特率；,支持,8,位串行数据传送,/,接收操作,102,操作电压范围,内核：,2.5V,；,I/O,：,3.0V,到,3.6V;,运行频率,最高到,75MHz,；,封装,160LQFP/160FBGA,；,103,S3C44B0X,微处理器体系结构框图,104,S3C44B0X,微处理器管脚定义图,105,基于,ARM,的嵌入式硬件平台体系结构,106,S3C44B0X,把外部复位信号，也作为一个中断来处理。在系统复位的时候,程序（,PC,）指针被设置成,0,，使程序跳转到,0 x00000000,开始运行。此空间对应的是,Bank0,。因为在系统的,1MB,的线性,Flash,和处理器的,Bank0,相连接。在线性,Flash,里存储的是供系统的初始化的程序。此程序负责的配置处理器的结构、工作模式以及自动检测嵌入式控制器的各个硬件是否工作正常。此程序负责把存储在,16MB,的非线性处理器里面的,system.bin,文件复制到,0 xc5f0000,地址（此地址是系统,8MB,的,SDRAM,的首地址,),。引导程序把程序（,PC,）指针指向,0 xc000000,地址，系统开始运行。,system.bin,是嵌入式操作系统引导的执行文件。编译以后的操作系统和应用程序就是这个文件。,107,S3C44B0X,存储系统的特征,支持数据存储的大,/,小端选择,(,通过外部引脚进行选择,),地址空间：具有,8,个存储体，每个存储体可达,32Mb,，总共可达,256Mb,。,对所有存储体的访问大小均可进行改变（,8,位,16,位,32,位）,8,个存储体中，,Bank0,Bank5,可支持,ROM,、,SRAM,；,Bank6,、,Bank7,可支持,ROM,、,SRAM,和,FP,EDO,SDRAM,等。,7,个存储体的起始地址固定，,1,个存储体的起始地址可变。,支持数据存储的大,/,小端选择,(,通过外部引脚进行选择,),地址空间：具有,8,个存储体，每个存储体可达,32Mb,，总共可达,256Mb,。,对所有存储体的访问大小均可进行改变（,8,位,16,位,32,位）,8,个存储体中，,Bank0,Bank5,可支持,ROM,、,SRAM,；,Bank6,、,Bank7,可支持,ROM,、,SRAM,和,FP,EDO,SDRAM,等。,7,个存储体的起始地址固定，,1,个存储体的起始地址可变。,108,典型系统中存储体的分配情况,存储体,与存储体的接口,Bank0,BIOS 512K2Flash,Bank1,16M Flash,硬盘,Bank2,USB,接口,Bank3,LCD,显示模块,Bank4,保留,Bank5,保留,Bank6,系统内存,SDRAM,Bank7,保留,109,复位后的,S3C44B0X,的存储器映射表,110,使用,Bank0,上的两片,512Kb2,来放置系统,BIOS,，系统上电以后，,PC,指针自动指向,Bank0,的第一个单元，开始进行系统自举。系统自举完成以后，便从硬盘中将系统文件和用户应用程序复制到,SDRAM,内存中执行。,Bank1,上接,16M,非线性,Flash,，当做系统硬盘使用，可以构造文件系统，存放海量数据。,用,SDRAM,当作系统内存，只有,Bank6/Bank7,能支持,SDRAM,，所以将,SDRAM,接在,Bank6,上。如果同时使用,Bank6/Bank7,，则要求连接相同容量的存储，而且其地址空间在物理上是连续的。,111,Bank0,：系统的启动,ROM,（,Flash Rom,）。在系统复位的时候，处理器的,PC,（程序计数器）指针指向,0 x0,地址。在,Bank0,的起始地址的程序，就是系统的初始化程序。此程序的主要任务是：,1,、管理处理器的中断服务程序,处理器的中断是从,0 x0,地址开始，引导,ROM,负责把这一部分的中断映射到另一个区域，以便系统处理。具体的做法，可以参考,44binit.s,里面的代码。（这部分代码是三星主页可以提供，它把系统的中断，映射到了不同的指针所指向的地址空间（主要就是系统,RAM,的空间）。,112,2,、初始化硬件平台，配置其他的,Bank,S3C44B0X,的,Bank0,是通过外部的一个管脚提供的上拉、下拉电阻来配置的。主要包括：数据位数（,8,位、,16,位、,32,位），数据格式（大端、小端）。而其他的,Bank,的配置，以及读写周期等信息是靠,Bank0,内部的代码配置相应的寄存器来实现的。同时，系统的引导,Rom,也负责配置系统的其他的一些寄存器，比如，系统的,PLL,（锁频环）配置，系统的,IO,口等一些端口功能的配置等等。,113,3,、系统自动检测,引导,Rom,负责检测系统的启动必须的外设是否正常。主要是系统的,SDRAM,的检测。,4,、系统的软件设置，更新系统（,system.bin,）,用户可以在系统启动的时候，按任意键，进入系统的软件设置状态。通过引导,Rom,设置或者查看系统的一些软件信息。包括：通过开启,USB,端口，更新系统文件,system.bin,；,LCD,显示测试；演示程序的装载测试；键盘测试；触摸屏的坐标校准；触摸屏测试；以太网地址的设置等,114,实验系统的存储空间分配,在系统引导的最后阶段，负责复制,system.bin,到系统的,SDRAM,中，然后，把,PC,指针指向,SDRAM,中程序的首地址，开始运行。,Bank1,：,K9F2808,（三星,16Mbyte Flash,），非线性寻址，每次寻址需要,3,次写入,8,位地址线。具体的时序可以参考,K9F2808,的,datasheet,Bank2,：,USBN9603,。,USB,设备端接口芯片，占用系统外部中断,0,。,8,位数据总线。,Bank3,、,Bank4,未接设备。可以共扩展使用,Bank5,：,RTL8019AS,，,ISA,总线兼容的,10M,以太网（,PHY,MAC,层）控制芯片。占用系统外部中断,1,，,16,位数据总线,115,Bank6,：,SDRAM,，起始地址为,0 xC000000,。在,SDRAM,中，前,512Kbyte,的空间划分出来，作为系统的,LCD,显示缓冲区使用（更新其中的数据，就可以更新,LCD,的显示）。系统的程序存储空间从,0 xC080000,开始。也就是，引导系统的时候，需要把,system.bin,文件复制到,0 xC080000,开始的地址空间，把,PC,指针指向,0 xC080000,。,Bank7,：未使用。可以扩展另一片,SDRAM,，或者其他的外设。,系统的同步串行口（,SIO