EMMC&DDR2培训.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,eMMC&DDR2,学习,东 方 拓 宇,第一节 什么叫,FLASH,Flash Memory,中文名字叫闪存，是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器。,Flash,分为两种规格：,NOR Flash,和,NAND Flash,。,FLASH,的分类：,NOR FLASH,和,NAND FLASH,NOR,和,NAND,是现在市场上两种主要的非易失闪存技术。,Intel,于,1988,年首先开发出,NOR flash,技术，彻底改变了原先由,EPROM,和,EEPROM,一统天下的局面。,NOR,类似于,DRAM,，以存储程序代码为主，可以让微处理器直接读取。因为读取速度较快，但晶片容量较低，所以多应用在通讯产品中，如手机。,1989,年，东芝公司发表了,NAND flash,技术，强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级。因为,NAND flash,的晶片容量相对于,NOR,大，更像硬盘，写入与清除资料的速度远快于,NOR,，所以当时多应用在小型机以储存资料为主。目前已广泛应用在各种存储设备上，可存储代码和资料。,NOR FLASH,和,NAND FLASH,的区别,NOR,的读速度比,NAND,稍快一些。,NAND,的写入速度比,NOR,快很多。,NAND,的,4ms,擦除速度远比,NOR,的,5s,快。,大多数写入操作需要先进行擦除操作。,NAND,的擦除单元更小，相应的擦除电路更少,NAND Flash Types,NAND Flash,三种类型应用,NAND Flash,分为,SLC(Single,-Level Cell),、,MLC(Multi,-Level Cell),、,TLC(Triple,-Level Cell),等三种。,早期,NAND Flash,应用以,SLC(Single,-Level Cell),技术为主，即,1bit/cell,，读写速度快，寿命长，约,10,万次读写寿命。,SLC,芯片虽然质量好，但成本价格都较高，价格是,MLC,三倍以上，因此应用范围不广泛。,MLC=Multi-Level Cell,，即,2bit/cell,，速度一般，寿命一般，价格一般，,3000-10000,次读写寿命。,MLC,芯片推出后，,MLC,芯片读写次数和效能上远不如,SLC,芯片，但随着效能大幅改善后，,MLC,芯片逐渐成为,NAND Flash,产业主流。现在,MLC,芯片性价比提升，也逐渐导入许多应用领域包括军规、航空、车用、云端运算用服务器、工业用等，还包括笔记本电脑,(NB),等如,Ultrabook,市场。,NAND Flash,三种类型应用（续）,TLC=Triple-Level Cell,，即,3bit/cell,，速度慢，寿命短，价格便宜，约,500,次读写寿命，技术在逐渐成长中。而,TLC,芯片则是当中质量最低的，不过成本也便宜，主要是用于对速度要求不高的快闪记忆卡和随身碟等产品上，目前,TLC,芯片还不能用在中高阶或是特殊领域产品上。,NAND Flash,的存储单元从最初的,SLC,（,Single Layer Cell,），到,2003,年开始兴起,MLC,（,Multi-Layer Cell,），发展至今，,SLC,已经淡出主流市场，主流存储单元正在从,MLC,向,TLC,（,Triple Layer Cell,）迈进。纳米制程工艺和存储单元的发展，使得同样大小的芯片有更高密度和更多的存储单元，,Flash,得以在容量迅速增加的同时，还大幅降低了单位存储容量的成本。,什么是,eMMC,eMMC,全称,Embedded,MultiMedia,Card,，是,MMC,协会所订立的内嵌式存储器标准规格，主要应用于智能手机和移动嵌入式产品等。,eMMC,是一种嵌入式非易失性存储器系统，由闪存和闪存控制器两部组成，它的明显优势是在封装中集成了一个闪存控制器，它采用,JEDEC,标准,BGA,封装，并采用统一闪存接口管理闪存。,eMMC,是针对智能型手机（,Smartphone,）所设计的内嵌式存储器规格，是外接式记忆卡,MMC,的延伸。,eMMC,目前主要应用于手机市场及,MID,高端平台，,eMMC,之后也扩散至平板计算机（,Tablet PC,）应用领域。也已开始广泛渗透到更多的嵌入式应用领域，如低端平板、学习机、游戏机、卫星定位系统等。,NAND,闪存与,eMMC,对比,eMMC,设计概念是把,NAND Flash,芯片和控制芯片封装成,BGA,封装芯片，可节省电路板的面积，客户设计新产品时，也不需考虑内建,NAND Flash,芯片的三星电子（,Samsung,Electronics,）、美光（,Micron,）、东芝（,Toshiba,），或是,35,纳米、,24,纳米或,19,纳米制程，便利了手机客户设计的程序和新产品问世时间点。,NAND,接口,eMMC,接口,eMMC,特点（,1,）,eMMC,结构由一个嵌入式存储解决方案组成，带有,MMC,（多媒体卡）接口、快闪存储器设备及主控制器,所有在一个小型的,BGA,封装。同时其接口电压可以是,1.8v,或者是,3.3v,。接口速度高达每秒,50MB,甚至,100MB,以上。由于采用标准封装，,eMMC,也很容易升级，并不用改变硬件结构。,eMMC,（,Embedded,Multi Media Card,）采用统一的,MMC,标准接口，把高密度,NAND Flash,以及,MMC Controller,封装在一颗,BGA,芯片中。针对,Flash,的特性，产品内部已经包含了,Flash,管理技术，包括错误探测和纠正，,flash,平均擦写，坏块管理，掉电保护等技术。用户无需担心产品内部,flash,晶圆制程和工艺的变化。同时,eMMC,单颗芯片为主板内部节省更多的空间。,eMMC,的特点（,2,）,eMMC,的这种将,NAND Flash,芯片和控制芯片包在,1,颗,MCP,上的设计概念，就是为了简化产品内存储器的使用。客户只需要采购,eMMC,芯片放进产品中，不需处理其它复杂的,NAND Flash,兼容性和管理问题，减少研发成本和大大缩短新产品的上市周期，加速产品的推陈出新速度。,eMMC,卡集成控制器与,Nand,闪存，具有快速的主机响应速度和读写速度，可以大幅提升智能机,/,平板电脑的开机速度。采用,eMMC,卡的开机速度比传统,MCP,的方式要快几倍。,eMMC,的优势,闪存,Flash,的制程和技术变化很快，特别是,TLC,技术和制程下降到,20nm,阶段后，对,Flash,的管理是个巨大挑战，使用,eMMC,产品，主芯片厂商和客户就无需关注,Flash,内部的制成和产品变化，只要通过,eMMC,的标准接口来管理闪存就可以了。这样可以大大的降低产品开发的难度和加快产品上市时间。,eMMC,可以很好的解决对,MLC,和,TLC,的管理，,ECC,除错机制,(Error Correcting Code),、区块管理,(Block Management),、平均抹写储存区块技术,(Wear Leveling),、区块管理（,Command Management,），低功耗管理等。,eMMC,核心优点在于生产厂商可节省许多管理,NAND Flash,芯片的时间，不必关心,NAND Flash,芯片的制程技术演变和产品更新换代，也不必考虑到底是采用哪家的,NAND Flash,闪存芯片，如此，,eMMC,可以加速产品上市的时间，保证产品的稳定性和一致性。,eMMC,技术发展,eMMC,规格的标准快速演进，从,eMMC,V4.3,发展到,V4.4,，,V4.41,，,eMMC,V4.5,陆续问世，,eMMC,下一个时代将会由三星电子,(Samsung Electronics),主导的,UFS(Universal,Flash Storage),规格接棒，会把,Mobile RAM,等芯片功能都涵盖。目前最通行的,eMMC,V4.41,在原标准,4.3,基础上做了很多改进，包括两倍于前代产品的存储器接口性能、灵活的分区管理和完善的安全备选方案，高级终断接口（,HPI,）等。,eMMC,的,4.4,版，接口速度可达,104MB/s,。,eMMC,会持续改版至,4.5,版，之后由,UFS 1.0,版接手。我们将,UFS,视为一种衔接,eMMC,4.5,版后的,NAND Flash,新接口标准，预期未来初期将在智能型手机及平板计算机等新兴智能型,移动,装置上，成为嵌入式储存媒体的主要的应用标准之一。,UFS,将提供极高的速度，接口速度可达,300MB/s,，以即时高速存储大型多媒体文件，同时在,消费电子,设备上使用时降低功耗。,DDR2,DDR2/DDR II,（,Double Data Rate 2,）,SDRAM,是由,JEDEC,（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代,DDR,内存技术标准最大的不同就是，虽然同是采用了在时钟的上升,/,下降延同时进行数据传输的基本方式，但,DDR2,内存,却拥有两倍于上一代,DDR,内存预读取能力（即：,4bit,数据读预取）。,换句话说，,DDR2,内存每个时钟能够以,4,倍外部总线的速度读,/,写数据，并且能够以内部控制总线,4,倍的速度运行。,SDRAM,：,Synchronous Dynamic Random Access Memory,，同步,动态随机存储器,：,同步是指,Memory,工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；,动态是指存储阵列需要不断的刷新来保证数据不丢失；,随机是指数据不是线性依次存储，而是自由指定地址进行数据读写,。,SDRAM,从发展到现在已经经历了四代，分别是：第一代,SDR SDRAM,，第二代,DDR SDRAM,，第三代,DDR2 SDRAM,，第四代,DDR3 SDRAM.(,显卡,上的,DDR,已经发展到,DDR5),SDRAM,在读写数据时重点注意以下信号：,CLK,：时钟信号，为输入信号。,SDRAM,所有输入信号的逻辑状态都需要通过,CLK,的上升沿采样确定。,CKE,：时钟使能信号，为输入信号，高电平有效。,CKE,信号的用途有两个：一、关闭时钟以进入省电模式；二、进入自刷新状态。,CKE,无效时，,SDRAM,内部所有与输入相关的功能模块停止工作。,CS#,：片选信号，为输入信号，低电平有效。只有当片选信号有效后，,SDRAM,才能识别控制器发送来的命令。设计时注意上拉。,RAS#,：行地址选通信号，为输入信号，低电平有效。,CAS#,：列地址选通信号，为输入信号，低电平有效。,WE#,：写使能信号，为输入信号，低电平有效。,当然还包括,bank,地址信号，这个需要根据不同的型号来确定，同样为输入信号；,地址信号,A,，为输入信号；,数据信号,DQ,，为输入,/,输出双向信号；,数据掩码信号,DQM,，为输入输出双向信号，方向与数据流方向一致，高电平有效。当其有效时，数据总线上出现的对应数据字节被接收端屏蔽。,DDR2的工作频率很高，因此，DDR的Layout也就成为了一个十分关键的问题，很多时候，DDR2的布线直接影响着信号完整性。,DDR2的信号及分组,以上数据取自于Zentel的A3R1GE4CFF,DDR2的信号及分组,DDR2信号分组,1,数据信号组DQ、DQS、DM，其中每个字节又是内部的一个信道LANE组，如DQ0DQ7,LDQS,LDQS#,LDM为一个信号组。,2,地址和命令信号组，包括BA,ADDR,RAS#,CAS#,WE#,3,控制信号组，包括CS#,CKE,ODT,4,时钟信号组，包括CK,CK#,印制电路板叠层,印制电路板叠层要求,1,电路板的阻抗控制在 5060ohm，差分线为100120ohm,2,填充材料 Prepreg 厚度可变化范围是46mil,3,电路板的填充材料的介电常数一般变化范围是 3.64.5，它的数值随着频率，温度等因素变化。,FR-4 就是一种典型的介电材料，在100MHz 时的平均介电常数为4.2。推荐使用FR-4 作为PCB 的填充材料，因为它便宜，更低的吸湿性能，更低的电导性。,4,一般来说：DQ，DQS 和时钟信号线选择VSS 作为参考平面，因为VSS 比较稳定，不易受到干扰；,地址/命令/控制信号线选择VDD 作为参考平面，因为这些信号线本身就含有噪声。,布线顺序,导线宽度与可承载的电流,盎司的概念,盎司(OZ)是重量的单位,国际上用单位面积的重量来控制铜皮的厚度，等于将一盎司质量的铜平均分配到一平方英尺的面积上，1 盎司305g/m210，它表示铜皮的厚度等于35 微米,1.4mil。,PCB 銅皮厚度,PCB 銅皮有厚度之分，有0.5 盎司(18um)厚度，1 盎司（35um）厚度，2 盎司（70um）厚度。需要更高厚度如3 盎司、4 盎司，线路板厂可以电镀解决。可镀铜、镀银、镀金。,一般 PCB 铜皮的厚度为1 盎司，表面完成铜厚度为1.62.0mil，即40.650.8um(1.16 盎司1.45 盎司)。线路板厂家会加上一定的余量。,导线宽度与可承载的电流,导线宽度与可承载的电流,导线宽度与可承载的电流,铜皮厚度,走线宽度和电流的经验关系表,导线宽度与可承载的电流,对于过孔来说，也可以用此公式来计算通过电流的能力，需要注意的是其中过孔面积的计算。,THE END,谢谢！,