计算机组成原理课程复习市公开课一等奖省赛课微课金奖课件.pptx

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,计算机组成原理课程1-4章复习,第1页,第一章 计算机系统概念,难点,本章概念、名词较多,学生在此章基础上，在深入学习以下各章后，逐步加深对本章各种名词、概念及整机工作原理了解。,严格讲本章没太多难点,初学者一时不能很快了解掌握,重点与难点,第2页,第一章 计算机系统概念,重点,当今世界计算机主流还是以冯诺依曼结构计算机为代表,重点要掌握以指令流和数据流为根本计算机工作原理,真正认识到计算机内部工作过程是逐条取指令、分析指令、执行指令过程,重点与难点,第3页,知识点,计算机系统概论,计算机软、硬件概念；,计算机系统层次结构；,计算机基本组成,主要技术指标,机器字长、存放容量、运算速度,计算机产生、发展及在各个不一样领域应用。,第4页,微程序机器M,0,(微指令系统),由硬件直接执行微指令,传统机器M,1,(机器语言机器),用微程序解释机器指令,虚拟机器M,2,(操作系统机器),用机器语言解释操作系统,虚拟机器M,3,(汇编语言机器),用汇编程序翻译成机器语言程序,虚拟机器M,4,(高级语言机器),用编译程序翻译成汇编语言程序,第5页,以存放器为中心计算机结构框图,计算机硬件框图,第6页,第二章 计算机发展和应用,重点,了解计算机发展史及它应用领域,目标在于激发学生学习本课程主动性,重点与难点,第7页,第三章 系统总线,重点,掌握系统总线在计算机硬件结构中地位和作用,多总线结构,为克服总线瓶颈问题而采取,总线进行判优和通讯控制,处理众多部件争用总线。,重点与难点,第8页,第三章 系统总线,难点,总线通讯控制。,重点与难点,第9页,知识点,系统总线,总线概念,从分散连接到总线连接,总线分类,按连接部件不一样,片内总线,系统总线,数据总线、地址总线、控制总线,总线特征,各个部件能够连接到总线上，需要求以下特征,机械特征、电气特征、功效特征、时间特征,总线结构,单总线、多总线,总线控制,总线判优,链式查询、计算器定时查询、独立请求方式,通信控制,同时、异步,第10页,第四章 存放器,重点,掌握存贮器基本功效及各类存放器读写信息原理,尤其要注意,半导体存放器外特征和工作原理,半导体与CPU连接方式,这么可愈加强对整机概念了解。,必须了解高速缓冲存放器(Cache)、主存和外存组成，以及他们在存放器层次结构中各自所起作用,重点与难点,第11页,第四章 存放器,难点,学习时必须从本质上去认识各种存放芯片,因为不一样其基本单元电路是不一样,设计存放芯片与CPU连接电路,关键在于存放芯片选片逻辑确实定,学生必须将以前学过电路知识综合应用，合理选取各种芯片，准确画出存放器与CPU连接电路图。,重点与难点,第12页,知识点,存放器,存放器分类,按存取方式：ROM、RAM,存放器层次结构,缓存主存、主存辅存,主存,存放原理,静态RAM、动态RAM、ROM,存放器与CPU连接,高速缓冲存放器(Cache),辅助存放器,第13页,1计算机使用总线结构便于增减外设，同时_。,A降低了信息传输量,B提升了信息传输速度,C降低了信息传输线条数,D.加重了CPU工作量,答案：C,2总线中地址线作用是_。,A.只用于选择存放器单元,B.由设备向主机提供地址,C用于选择指定存放器单元和I/O设备接口电路地址,答案：C,3.在三种集中式总线控制中，_方式响应时间最快。,A链式查询,B计数器定时查询,C独立请求,答案：C,第三章 系统总线,第14页,4在三种集中式总线控制中独立请求方式响应时间最快，是以_代价。,A增加仲裁器开销,B增加控制线数,C增加仲裁器开销和增加控制线数,D.增加总线占用时间,答案：B,6.三种集中式总线控制中，_方式对电路故障最敏感,A.链式查询,B计数器定时查询,C独立请求,答案：A,7在计数器定时查询方式下，若每次计数从上一次计数终止点开始，则_。,A设备号小优先级高,B每个设备使用总线机会相等,C设备号大优先级高,答案：B,第15页,8在计数器定时查询方式下，若计数从0开始，则_。,A设备号小优先级高,B每个设备使用总线机会相等,C设备号大优先级高,答案：A,9在独立请求方式下，若有N个设备，则_。,A有一个总线请求信号和一个总线响应信号,B有N个总线请求信号和N个总线响应信号,C有一个总线请求信号和N个总线响应信号,答案：B,10在链式查询方式下，若有N个设备，则,A有N条总线请求线,B无法确定有几条总线请求线,C只有一条总线请求线,答案：C,第16页,11总线通信中同时控制是_。,A只适合于CPU控制方式,B由统一时序控制方式,C只适合于外围设备控制方式,D.全部指令执行时间都相同方式,答案：B,12总线异步通信方式_。,A不采取时钟信号，只采取握手信号,B既采取时钟信号，又采取握手信号,C既不采取时钟信号，又不采取握手信号,答案：A,13.信息只用一条传输线，且采取脉冲传输方式称为_。,A.串行传输 B.并行传输 C.并串行传输 D.分时传输,答案：A,14.信息能够在两个方向上同时传输总线属于_。,A.单工总线 B.半双工总线 C.全双工总线 D.单向总线,答案：C,第17页,15.异步串行通信主要特点是_。,A.通信双方不需要同时,B.传送每个字符是独立发送,C.字符之间间隔时间应相同,D.传送数据中不含控制信息,答案：B,16.在_计算机系统中，外设能够和主存放器单元统一编址。,A.单总线 B.双总线 C.三总线 D.以上三种都能够,答案：A,17.在采取_对设备编址时，不需要专门I/O指令组。,A.统一编址法 B.单独编址法,C.二者都是 D.二者都不是,答案：A,18.在微型机系统中，外围设备经过_与主板系统总线相连接。,A.适配器 B.设备控制器 C.计数器 D.存放器,答案：A,第18页,3.1 假设总线时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位数据，求该总线带宽。,解：数据传输率（总线带宽）：,每秒传输最大字节数（MBps）,1个总线周期=,1个时钟周期=1/8=0.125,s,1个总线周期 传送 16位=,2B（字节）,故总线出输率为：,2B*（1/0.125,s,）=16 MBps,或求：2B*8=16 MBps,第19页,3.2 在一个32位总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线最大数据传输率。若想提升传输率，可采取什么办法？,解：数据传输率（总线带宽）：,每秒传输最大字节数（MBps）,1个总线周期=4个时钟周期=4*1/66=0.06,s,1个总线周期 传送 32位=4B（字节）,故总线出输率为：4B*（1/0.06,s）=66 MBps,或求：4B*（66MHz/4）=66MBps,提升数据传输率办法：,(1)提升数据线宽度,(2)提升总线时钟频率,(3)缩短总线传输周期,第20页,3.3 在异步串行传输系统中，,字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。,若要求每秒传输120个数据,帧，,计算数据传送波特率和比特率。,0,0/1 0/1,0/1,1 1 1,起始位,1位,数据位,5、6、7、8位不等,校验位,1位,停顿位,1、1.5、2 位不等,空闲位,低位,高位,一个帧结构,解：波特率（数据传输速率）,单位时间内传送二进制数据,位数 bps,（1+8+1+2）120=1440 bps,比特率：,单位时间内传送二进制有效数据位数 bps,1440*(8/12)=960 bps,第21页,第四章 存放器,1一个16K,32位存放器，其地址线和数据线总和是,A 48 B46 C36,答案：,B,2一个512KB存放器，其地址线和数据线总和是,A 17 B 19 C27,答案：C,3某计算机字长是16位，它存放容量是64KB，按字编址，它寻址范围是_。,A64K B32KB C.32K,答案：C,4某计算机字长是32位，它存放容量是256KB，按字编址，它寻址范围是_。,A 128K B64K C.64KB,答案：B,第22页,12若主存每个存放单元为16位，则,A其地址线为16根,B其地址线数与16无关,C其地址线数与16相关,答案：B,29一个四体并行低位交叉存放器，每个模块容量是64K,32位，存取周期为200 ns，在下述说法中_是正确。,A在200 ns内，存放器能向CPU提供256位二进制信息,B在200 ns内，存放器能向CPU提供128位二进制信息,C.在50 ns内，每个模块能向CPU提供32位二进制信息,答案：,B,28 交叉编址存放器实质是一个_存放器，它能_执行_独立读写操作。,A.模块式，并行，多个 B模块式，串行，多个,C.整体式，并行，一个,答案：A,第23页,5以下说法中正确是_。,ACache与主存统一编址，Cache地址空间是主存地址空,间一部分,B主存放器只由易失性随机读写存放器组成,C.单体多字存放器主要处理访存速度问题,答案：C,6Cache地址映像中，若主存中任一块均可映射到Cache内任一块位置上，称作_。,A直接映像 B全相联映像 c组相联映像,答案：B,7以下器件中存取速度最快是_。,ACache B主存 c存放器,答案：C,8.假如一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存放系统总容量为:,A.12MB+400KB B.12MB C.400KB D.12MB-400KB,答案：B,第24页,4.1一个容量为16K32位存放器，其地址线和数据线总和是多少？当选取以下不一样规格存放芯片时，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，,8K8位,解：地址线和数据线总和=14+32=46根；需要片数为：1K4：16K32/1K4=168=128片 2K8：16K32/2K8=84=32片 4K4：16K32/4K4=48=32片 16K1：16K32/16K1=32片 4K8：16K32/4K8=44=16片 8K8：16K32/8K8=24=8片,第25页,4.2一个1K,4位动态RAM芯片，若其内部结构排列成64 64形式，已知存取周期为 0.1,s，,(1)若采取分散刷新和集中刷新相结合方式，刷新信号周期应该取多少?,(2)若采取集中刷新，则对该存放芯片刷新一遍需多少时间?死时间率是多少？,解：(1)分散式和集中式相结合方式即为异步式，,刷新信号时间间隔为：,2ms64=31.25,s,，,故取刷新信号周期为31.25,s,(2)刷新周期为2ms，故刷新周期内有 2ms/0.1,s=4000 个读写周期，其中有64个读写周期用来刷新，故将存放器刷新一遍用时为：,64*0.1 s=6.4 s,死时间率为：6.4 s/2ms=0.32%,第26页,4.3 某8位微型机地址码为18位，若使用4K4位RAM芯片组成模块板结构存放器，试问：（1）该机所允许最大主存空间是多少？（2）若每个模块板为32K8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU怎样选择各模块板？,解：,（1）2,18,=256K，则该机所允许最大主存空间是256K8位,（或256KB）；（2）模块板总数=256K8/32K8=8块；（3）板内片数=32K8位/4K4位=82=16片；（4）总片数=16片8=128片；,（5）最高三位经过3：8译码器选模块板,次高三位经过3：8译码器选模块板内芯片组,剩下地址线接芯片地址引脚。,或反过来，最低三位选模块板（多模块交叉存放器）,板地址3位,片地址3位,片内地址12位,17 16 15 14 13 12 11 0,第27页,4.4设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有以下存放芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138译码器和其它门电路（门电路自定）。试从上述规格中选取适当芯片，画出CPU和存放芯片连接图。要求以下：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选取存放芯片类型及数量；（3）详细画出片选逻辑。,解：（1）地址空间分配图：（2）选片：ROM：4K4位：2片；RAM：4K8位：3片；（3）CPU和存放器连接逻辑图及片选逻辑：,第28页,(1)地址空间分配图,A,15,A,11,A,7,A,3,A,0,0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0,0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1,0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0,0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1,0 0 1 0，0 0 0 0，0 0 0 0，0 0 0 0,0 0 1 0，1 1 1 1，1 1 1 1，1 1 1 1,0 0 1 1，0 0 0 0，0 0 0 0，0 0 0 0,0 0 1 1，1 1 1 1，1 1 1 1，1 1 1 1,4KROM*2 0FFFH,4KRAM 10001FFFH,4KRAM 2FFFH,4KRAM 30003FFFH,(2)选芯片方法：最好选取容量一样存放器芯片（组）。,这么轻易画图。,本题能够选取2片4K*4ROM 芯片组成4K*8ROM，,3片4K*8RAM（提议使用）,也可选取2片2K*8ROM 芯片组成4K*8ROM,3片4K*8RAM,还可选取2片2K*8ROM，6片2K*8RAM,第29页,4K,8位,RAM,4K,8位,RAM,PD/Progr,G,1,C,B,A,G,2B,G,2A,4K,8位,RAM,MREQ,A,15,A,14,A,13,A,12,A,11,A,0,D,7,D,0,WR,1,Y,0,Y,1,Y,2,Y,3,4K,4,位,ROM,（3）CPU和存放器连接逻辑图及片选逻辑：,第30页,2K,8位,ROM,2K,8位,ROM,4K,8位,RAM,PD/Progr,G,1,C,B,A,G,2B,G,2A,4K,8位,RAM,MREQ,A,15,A,14,A,13,A,12,A,11,A,10,A,0,D,7,D,0,WR,1,Y,0,Y,1,Y,2,Y,3,&,&,1,第31页,例4.5设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，WR作为读写控制信号(高电平为读，低电平为写)。现有芯片及各种门电路(门电路自定)，如图所表示。画出CPU与存放器连接图，要求：,(1)存放芯片地址空间分配为：02047为系统程序区；20488191为用户程序区。,(2)指出选取存放芯片类型及数量。,(3)详细画出片选逻辑。,第32页,解,：(1)确定,主存地址分配：,02047,D,=0 7FF,H,20488191,D,=800 1FFF,H,A,15,A,11,A,7,A,3,A,0,0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0,0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1,0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0,0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1,(2)选片：,1片,2K8位,ROM,3片,2K8位,RAM,(3)片选及地址分配：,ROM，RAM片内地址,A,10,A,0,片选地址：A,15,A,11,分别接到3-8译码器各端，其中,A,15,A,14,恒为0。,ROM 2K*8,RAM 6K*8,第33页,(1)确定,主存地址分配：,02047,D,=0 7FF,H,20488191,D,=800 1FFF,H,A,15,A,11,A,7,A,3,A,0,0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0,0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1,0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0,0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1,0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0,0 0 0 1，0 1 1 1，1 1 1 1，1 1 1 1,0 0 0 1，1 0 0 0，0 0 0 0，0 0 0 0,0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1,2KROM 07FFH,2KRAM 800FFFH,2KRAM 100017FFH,2KRAM 18001FFFH,第34页,第35页,解：(1)Cache地址格式,Cache中可装入512块数据,主存字块标识 Cache字块地址 字块内地址,7位 9位 2位,(2)直接映射,主存字块标识 组地址 字块内地址,9位 7位 2位,(3)四路组相连映射,主存字块标识 字块内地址,16位 2位,(4)全相连映射,4.6 设主存容量为256K字，Cache容量为2K字，块长为4。,(1)设计Cache地址格式，Cache中可装入多少块数据？,(2)在直接映射方式下，设计主存地址格式。,(3)在四路组相连映射方式下，设计主存地址格式。,(4)在全映射方式下，设计主存地址格式。,(5)若存放字长为32位，存放器按字节寻址，写出上述三种方式下主存地址格式。,Cache字块地址 字块内地址,9位 2位,第36页,主存字块标识 Cache字块地址 字块内地址,7位 9位 4位,直接映射,主存字块标识 组地址 字块内地址,9位 7位 4位,四路组相连映射,主存字块标识 字块内地址,16位 4位,全相连映射,(5)按字节寻址：字块内地址改变，其余不变。总地址变长。,第37页,4.7 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）Cache组织，要求：（1）画出主存地址字段中各段位数；（2）设Cache初态为空，CPU依次从主存第0、1、289号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache速度是主存6倍，试问有Cache和无Cache相比，速度提升多少倍？,解：(1)因为容量是按字节表示，则主存地址字段格式划分以下 Cache 16KB/(8*4B)=512（块）,Cache 组数 512/4=128（组）,10位 7位 5位,21 12 11 5 4 0,第38页,未命中次数 90/8 12,命中率 h=(90*8-12)/90*8=98.3%,(3)没有Cache访问时间为6t*720，,有Cache访问时间为 t*(720-12)+6t*12，,则有Cache和没有Cache相比，速度提升倍数:,6t*720,t*(720-12)+6t*12,1=4.54,或；,t,a,=h,t,c,+,(1,h,),t,m,=0.983t+(1-0.983)6t=1.0905t,6t/1.0905t-1=4.54,第39页,1.Cache 命中率,CPU 欲访问信息在 Cache 中 比率,h=,N,c,N,c,+,N,m,3.,Cache 主存系统效率,e,2.,Cache 主存系统平均访问时间：,访问 主存 时间为,t,m,，,Cache 命中率 为,h，,访问,Cache 时间为,t,c,则,e,=100%,t,c,h,t,c,+,(1,h,),t,m,平均访问时间,访问 Cache 时间,e,=100%,t,a,=h,t,c,+,(1,h,),t,m,第40页,例4.8设果计算机采取直接映像Cache，巳知主存容量为4MB，Cache容量4096B，字块长度为8个字(32位字)。,(1)画出反应主存与Cache映像关系主存地址各字段分配框图，并说明每个字段名称及位数。,(2)设Cache初态为空、若CPU依次从主存第0，1，99号单元读出100个字(主存一次读出一个字)。并重复按此次序读10次，问命中率为多少?,(3)假如Cachc存取时间是50ns，主存存取时间是500ns，依据(2)求出命中率，求平均存取时间。,(4)计算Cachc一主存系统效率。,解:(1)Cache块：（4096/4）/8=128（块）7位地址,主存块：（4MB/4）/8=128K（块）17位地址,块内地址：按字节（因主存按字节编址）32字节5位地址,第41页,(2)因为Cache初态为空，且块长为8，所以CPU第一次读100个字时，共有13次末被命中，即读第0、8、16、96号单元时末命中)，以后9次重复读这100个字时均命中，故命中率为,(100*10-13)100*10*10098.7,(3)平均访问时间：0.987*50ns+(1-0.987)*500ns55.85ns,(4)cacke一主存系统效率为,(50ns55.85ns)10089.5,主存块标识10位 cache块地址7位 块内地址5位,第42页,例.4.9有一主存Cache层次存放器，其主存容量1MB，Cache容量64KB，每块8KB，若采取直接映象方式，求：,（1）主存地址格式？,（2）主存地址为25301H，问它在主存哪一块？,解,:(1),Cache:,64KB/8KB=8(块),主存：,1MB/8KB=128(块),13位,块内地址,3位,Cache块号,4位,主存块标识,(2)25301H=0010 0101 0011 0000 0001,第43页,解：,八体存放器,连续读出8个字,总信息量为 32b 8256b,次序存放存放器连续读出8个字时间是：,400 ns 8=3200,ns,=32 10,-7,s,交叉存放存放器连续读出8个字时间是：,400 ns+(8-1)50 ns=7.5 10,-7,s,高位交叉存放器带宽是 256(32 10,-7,)=8 10,7,bps。,低位交叉存放器带宽是 256(7.5 10,-7,)=34 10,7,bps。,例4.10 设有8个模块组成八体存放器结构，每个模块存取周期为400 ns，存放字长为32位。数据总线宽度为32位，总线传输周期50ns，试求次序存放(高位交叉)和交义存放(低位交叉)存放器带宽。,第44页,知识点,(4)输入输出系统,输入输出系统概述,I/O系统组成：I/O软件（I/O指令）、I/O硬件（接口、设备）,外部设备,I/O接口,功效、组成,I/O与主机信息传送控制方式,程序查询,中止,存放器直接存取方式,第45页,知识点,(5)计算机运算方法及运算器,讲述数表示,进制转换,原码、补码、反码,定点数、浮点数,定点运算,加减乘除,浮点运算,其特殊性,算术逻辑运算单元,快速进位链,第46页,知识点,(6)指令系统,机器指令,指令格式：操作码、地址码,操作数和操作类型,数据传送、算逻运算、移位、转移,寻址方式,与汇编语言对照学习,指令格式举例,CISC及RISC技术,第47页,知识点,(7)CPU结构和功效,CPU结构,CU、ALU、存放器、中止系统,指令周期,取指、执行、间址、中止,指令流水,中止系统。,第48页,知识点,(8)控制单元功效及设计方法,微操作命令分析及功效,组合逻辑设计,微程序设计。,第49页,第五章 输入输出系统,重点,要求掌握三种主机与I/O交换信息方式,程序查询,程序中止,DMA,明确不一样控制方式各自所需硬件及软件编程方法,尤其对中止技术应了解更深入,才能深入加深了解整机工作过程。,重点与难点,第50页,第五章 输入输出系统,难点,处理中止过程中有各类技术,配置对应各类硬件,编写对应软件程序,需记忆内容甚多，学生只有从根本上了解每个硬件地位和作用，才能利用自如。,要真正认识DMA与中止传送区分,前者发生在存放周期结束时，后者发生在指令周期结束时，这就反应了DMA有挪用存放周期特点。,重点与难点,第51页,第六章 计算机运算方法,重点,掌握计算机中数表示以及移位,定点补码加减运算,定点原码一位乘和两位乘及补码Booth算法,定点原码和补码加减交替除法,浮点补码加减运算,了解不一样运算方法对运算器结构影响，以及提升运算速度采取各种办法，包含快速进位链设计方法。,重点与难点,第52页,第六章 计算机运算方法,难点,溢出判断是各种运算方法一个难点,定点运算和浮点运算判断溢出方法是不一样,对于浮点运算，应尤其注意区分浮点数和用补码表示浮点规格化形式这两个概念,前者指是真值，后者指是机器数,因为补码规格化数特殊约定，二者表示数范围是不一样。,掌握原码和补码运算最根本区分在于对符号位处理。,原码乘除法结果符号均和数值部分运算分开进行,补码乘除法结果符号是在与数值部分运算过程中产生,值得注意是机器内只设加法器，故全部减法运算实质是经过加法操作实现，这就有一个对减数求“补”问题,原码除法中减去除数绝对值，一律用加上除数绝对值补码实现,应尤其注意-x补和-x*补区分，其中x*是真值x绝对值。,若浮点数阶码采取移码运算时，其运算规则和溢出判断规则与补码运算是不一样。,重点与难点,第53页,第七章 指令系统,重点,在第一章概述基础上,深入系统地介绍指令格式,从本质上来认识机器语言普通特征,了解和掌握不一样地址格式和寻址方式对计算机硬件要求，以及掌握操作数寻址范围和信息加工过程。,了解RISC主要特点及其与CISC区分。,重点与难点,第54页,第七章 指令系统,难点,掌握设计指令格式方法,学会依据指令系统要求，确定指令字中各字段位数及其含义。,尤其是在实际机器中，指令字长不一定等于存放字长，所以应格外注意各种寻址方法和地址格式利用。,重点与难点,第55页,第八章 CPU结构和功效,重点,要认识到机器关键是CPU,经过对CPU功效和内部结构了解，掌握机器完成一条指令全过程是在CPU统一指挥下进行,掌握中止技术在提升整机效能方面所起作用,流水技术,为了深入提升数据处理能力，开发系统并行性，在当代计算机中大量采取流水技术。,重点与难点,第56页,第八章 CPU结构和功效,难点,中止技术在当代计算机中起着主要作用,为了更加好地吃透这一内容，提议结合第五章学习，便于建立整机概念。,重点与难点,第57页,第九章 控制单元功效,重点,了解控制单元为完成不一样指令所发出各种操作命令,了解指令周期、机器周期、时钟周期与操作命令关系。,重点与难点,第58页,第九章 控制单元功效,难点,微操作命令分析,多级时序系统,重点与难点,第59页,第十章 控制单元设计,重点,要求初步掌握控制单元两种设计方法,深入了解组合逻辑控制器和微程序控制器在设计思想、硬件组成及其工作原理方面不一样。,结合时序系统概念，学会按不一样指令要求，写出其对应微操作命令及节拍安排。,重点与难点,第60页,第十章 控制单元设计,难点,微程序控制是一个更规范控制方法,学会怎样确定微指令格式，编出微指令码点是本章难点。,重点与难点,第61页,Thanks,第62页,