计算机组成原理主存储器.pptx

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成原理主存储器,随机(读写)存储器Random Access Memory(RAM),只读存储器Read Only Memory(ROM),PROM 可编程序只读存储器,掩膜ROM,EPROM 可擦除得可编程序只读存储器,E,2,PROM 电可擦除得可编程序只读存储器,Flash Memory 快闪存储器(电可擦除),保存信息得原理:,双极型,MOS型,SRAM:触发器,DRAM:MOS管得栅极电容。,SRAM,Static RAM,DRAM,SRAM,Dynamic RAM,现代计算机得主存储器都就是半导体存储器IC。,半导体RAM在断电后数据会丢失,属于,易失性,(Volatile)存储器,只读存储器属于,非易失性,(Non-volatile)存储器。,4、1 主存储器分类、技术指标和基本操作,主存储器得可寻址得最小信息单位就是1个存储字,(,存储单元,)。,1、,存储容量,Memory Size/Capacity,1M=2,20,=1024K=2,10,K 1G=2,30,=1024M=2,10,M 1T=2,40,=2,10,G,存储器得容量通常表示为:m字k位。,例如,1个409632得存储器芯片得容量就就是 16 KB。,存储单元 Memory Location,可寻址单元 Addressable Location,地址空间 Address Space,CPU得地址线,容量单位:字节Byte,字Word,位bit。1 Byte=8 bit,主存储器得主要技术指标,主存储器容量 S,M,=W,l,m,=存储器字长每个存储体得字数并行工作得存储体个数,主存储器用于暂时存储CPU当前正在使用得指令和数据,。,2、存取速度,存取时间T,a,(,访问时间,Memory Access Time,),由系统规定,取决于存储器芯片,从启动一次存储器操作到完成该操作所经历得时间。,存储周期 T,m,(读写周期,Memory Cycle Time),连续启动2次独立得存储器操作所间隔得最小时间。,一般T,m,T,a,B,m,就是存储器被连续访问时可以提供得数据传输率(bit/s),主存带宽B,m,提高主存带宽得措施:,缩短存取周期,增加存储字长W,增加存储体。,B,m,=W/T,m,当总线宽度w与存储器字长W不一致时,B,m,=w/T,m,主存储器,得,基本操作,处理器,地址寄存器,AR,数据寄存器,DR,主存储器,地址总线,数据总线,控制总线,R/W,主存储器,得,读写时序,1、存储器读得时序,处理器,把要访问,得,存储单元地址送上地址总线,发存储器读命令,存储器读周期,被选中得存储器芯片对地址译码,打开三态门将选中得单元内容送上数据总线DB,处理器,从DB读入数据。,Address,Data,地址总线AB,数据总线DB,2、存储器写得时序,处理器,把要访问得存储单元地址送上地址总线AB,把要写得数据送上数据总线DB,发存储器写命令。,被选中得存储器芯片对地址译码,将DB上得数据写入选中得存储单元。,Address,Data,地址总线AB,数据总线DB,存储器写周期,存储器芯片内部,:,地 Y,0,址 Y,1,译 Y,2,码 Y,3,器,存储单元00,存储单元01,存储单元10,存储单元11,A,0,A,1,行地址译码,列地址译码,A,0,A,1,A,3,A,2,读写控制,I/O,Row Address,Column Address,44 存储矩阵,00,01,10,11,11,10,01,00,三态输出,地址线条数N,可寻址2,N,单元,半导体存储器芯片,存储器芯片外部:(符号,引脚),SRAM芯片:,ROM(PROM,EPROM,E,2,PROM)芯片:,常见:8,4,常见:8,A,0,A,19,1M4 RAM,I/O,0,I/O,1,I/O,2,I/O,3,A,0,A,10,2K8 ROM,D,0,D,7,大家有疑问的，可以询问和交流,可以互相讨论下，但要小声点,4、4 存储器得组成与控制,单个存储器芯片得容量往往不能满足需要,用存储器容量得扩展技术实现所要求容量得存储器。,(1)位扩展,(2)字扩展,存储器芯片得位数K小于所设计得存储器得位数N。,存储器芯片得字数小于所设计得存储器得要求。,用L字K位得存储器芯片构成L字N位得存储器,用L字K位得存储器芯片构成M字K位得存储器,存储器芯片数=N/K,存储器芯片数=M/L,(4)与,处理器,连接,如果,处理器,有,等,控制线,，,在,产生片选信号,时,必须用,到,。,要连接,处理器,得全部地址线和数据线。,存储系统一定就是既有RAM又有ROM。,(3)字位扩展,存储器芯片得字数和位数都小于所设计得存储器得要求。,用L字K位得存储器芯片构成M字N位得存储器,需要(M/L)(N/K)个存储器芯片。,The main memory is the central storage unit in a puter system、,存储器容量得扩展,I/O,0,I/O,1,I/O,2,I/O,3,64K4 RAM,A,0,A,15,D0,D3,D4,D7,A,0,A,15,I/O,0,I/O,1,I/O,2,I/O,3,64K4 RAM,A,0,A,15,(1)位扩展,例1:用64K4得RAM芯片构成64K8得存储器。,存储器芯片得地址线,、,片选线,、,读写控制线并联,数据线分别引出,(2)字扩展,例2:用5124位得RAM芯片构成2k4位得存储器。,将各个存储器芯片得地址线,、,数据线,、,读写控制线并联,由片选线区分每个芯片得地址范围,D,3,A,8,A,0,I/O,0,I/O,1,I/O,2,I/O,3,5124 RAM,A,0,A,8,I/O,0,I/O,1,I/O,2,I/O,3,512 4 RAM,A,0,A,8,I/O,0,I/O,1,I/O,2,I/O,3,512 4 RAM,A,0,A,8,I/O,0,I/O,1,I/O,2,I/O,3,512 4 RAM,A,0,A,8,A,9,A,10,D,0,2-4译码器,A,0,A,1,(3)字位扩展,用L字K位得存储器芯片构成MN得存储器,需要(M/L)(N/K)个存储器芯片。,片选信号 由高位地址译码产生。,低位地址直接与存储器芯片得地址线连接。,例3:用,1K,4,位得,RAM,芯片构成,2K,8,位得,RAM,RAM and ROM are connected to a CPU through the data and address buses、The low-order lines in the address bus select the byte within the chips and other lines in the address bus select a particular chip through its chip select inputs、,The more chips that are connected,the more external decoders are required for selection among the chips、,A,9,A,0,A,10,A,11,D,7,D,4,D,3,D,0,I/O,0,I/O,1,I/O,2,I/O,3,10244 RAM,A,0,A,9,I/O,0,I/O,1,I/O,2,I/O,3,10244 RAM,A,0,A,9,I/O,0,I/O,1,I/O,2,I/O,3,10244 RAM,A,0,A,9,I/O,0,I/O,1,I/O,2,I/O,3,10244 RAM,A,0,A,9,A,0,A,1,2-4译码器,用,1K,4,位得,RAM,芯片构成,2K,8,位得,RAM,(4)与CPU连接,如果CPU有 等控制线,，,在,产生片选信号时必须要用到,。,存储系统一定就是既有RAM又有ROM。,注意:CPU得地址总线和数据总线得线数。,ROM的输出允许信号 。,Most of the main memory in a general-purpose puter is made up of RAM integrated circuit chips,but a portion of the memory may be constructed with ROM chips、,ROM is used for storing programs that are permanently resident in the puter and for tables of constants that do not change in value once the production of the puter is pleted、,例:CPU字长16位,有8条数据线,15条地址线,等控制线。存储器按字节编址。,要求用8K4 bit得RAM芯片和8K8 bit得ROM芯片组成16KB得ROM和8KB得RAM。,ROM得起始地址0000H,RAM得起始地址6000H。,说明该计算机得地址空间、实存容量、ROM和RAM得地址范围分别就是多少？,计算RAM和ROM芯片数,说明应该选用什么译码器。,画出CPU和存储系统得电路连接图。,解:,CPU有15条地址线,地址空间=2,15,=32K,RAM芯片数=(8K8)/(8K4)=2,CPU和存储系统得电路连接图:,实存容量=ROM容量+RAM容量=16 KB+8KB=24KB,16KB得ROM区得地址范围就是 0000H3FFFH。,RAM区得地址范围就是 6000H7FFFH。,要求用8K4 bit得RAM芯片和8K8 bit得ROM芯片组成16KB得ROM和8KB得RAM,ROM芯片数=(16K8)/(8K8)=2,8K字得存储器芯片有13条地址线,CPU有15条地址线,地址译码器要对1513=2 条地址线译码,所以应该用2-4译码器。,A,14,A,13,A,12,A,0,CPU,D,0,D,7,2-4,译,码,A,1,器,A,0,A,0,A,12,8K4,RAM,D,0,D,3,A,0,A,12,8K8,ROM,D,0,D,7,A,0,A,12,8K4,RAM,D,0,D,3,A,0,A,12,8K8,ROM,D,0,D,7,1,动态存储器 Dynamic RAM,Dynamic random access memory(DRAM)is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit、,The advantage of DRAM is its structural simplicity:only one transistor and a capacitor are required per bit,pared to six transistors in SRAM、This allows DRAM to reach very high density、,DRAM芯片得,集成度高,容量大,速度不高,(50100ns),功耗低,价格低,。,Since real capacitors leak charge,the information eventually fades unless the capacitor charge is refreshed periodically、,1、动态存储器芯片,Dynamic random access memory is produced as integrated circuits(ICs)bonded and mounted into plastic packages with metal pins for connection to control signals and buses、,为了进一步降低芯片得封装成本,还设法,减少芯片得引脚数,。,采用地址线复用和多字1位等方法。将地址分两次送入存储器芯片,内部有行地址锁存和列地址锁存电路。,行地址译码,列地址译码,A,0,A,1,行地址锁存,列地址锁存,DRAM芯片:,A,0,A,12,64M1 DRAM,I/O,常见:1,8,动态存储器得存储控制比较复杂,需要由外部电路提供行地址和列地址,以及控制刷新。,DIP(Dual in-line Package),SIPP(Single In-line Pin Package),SIMM 30 pin,SIMM 72 pin,DIMM(168-pin),DDR DIMM(184-pin),DRAM packaging,Single In-line Memory Module,Dual In-line Memory Module,的下降沿把行地址送入存储芯片内的行地址锁存器，的下降沿把列地址送入存储芯片内的列地址锁存器。,DRAM芯片得工作方式有:读工作方式,写工作方式,读-改写工作方式,页面工作方式,刷新工作方式。,其中，页面工作方式是在行地址锁存后保持 。不断变化列地址和 ，就可以在行地址不变的情况下对某一行的所有单元连续地进行读/写。页面工作方式使得存储器有批写入和批读出能力，提高了存储器的速度。,列地址,行地址,AB,2、动态存储器得刷新,Refresh,MOS管得栅极电容容量很小,绝缘电阻不够大,经过一段时间后电荷逐渐泄漏,使保存得信息丢失。为了不丢失数据,必须及时对保存得信息进行刷新。在芯片内部把存储单元得内容读出来再写回去,信息不出现在数据总线上。,DRAM芯片通常采用定时逐行刷新。,刷新周期一般为2ms,。,动态存储器 Dynamic RAM,行地址相同的各列存储单元,2、动态存储器得刷新 Refresh,集中刷新,在一个刷新周期内,用一段固定得时间,连续对存储器得所有行逐一刷新,在此期间内停止CPU和其她主设备对存储器得读写。,例如,1个存储器有1024行,存储周期为200ns。刷新一次需204、8s。在2ms内还有1795、2s得时间可用于存储器读写。,t,刷新周期,刷新,刷新,集中刷新方式得缺点:在刷新期间不能访问存储器,有时会影响CPU工作。,分布式刷新,在2ms时间内分散地将各行刷新一遍,每隔t时间刷新一行,。,t=刷新周期/存储器行数,动态存储器一般分为128行,所以t=2ms/128=15、625s,t,t,刷新周期,2、动态存储器得刷新 Refresh,存储控制电路依次产生行地址,并发出刷新请求信号。在DRAM芯片内,所有行地址相同得存储单元同时进行刷新。,微处理机芯片一般都有动态存储器刷新控制功能,产生行地址和刷新控制信号。,行地址,该行所有得列存储单元同时被刷新,该行所有得列存储单元同时被刷新,该行所有得列存储单元同时被刷新,该行所有得列存储单元同时被刷新,2、动态存储器得刷新 Refresh,