©2010-2025 宁波自信网络信息技术有限公司 版权所有
客服电话：4009-655-100 投诉/维权电话：18658249818
浙ICP备2021020529号-1 | 浙B2-20240490
关注我们 ：
1、 视频编解码模块说明书 10 2020年4月19日 文档仅供参考，不当之处，请联系改正。 视频编解码模块说明书 一、工作原理： 常见的电视信号制式是PAL和NTSC，另外还有SECAM等。NTSC即正交平衡调幅制。PAL为逐行倒像正交平衡调幅制。PAL电视标准，每秒25帧，电视扫描线为625线，奇场在前，偶场在后，标准的数字化PAL电视标准分辨率为720*576, 24比特的色彩位深，画面的宽高比为4：3, PAL电视标准用于中国、欧洲等国家和地区。NTSC电视标准，每秒29.97帧（简化为30帧），电视扫描线为525线，偶场在前，奇场在后
2、标准的数字化NTSC电视标准分辨率为720*486, 24比特的色彩位深，画面的宽高比为4：3。NTSC电视标准用于美、日等国家和地区。 NTSC制属于同时制，是美国在1953年12月首先研制成功的，并以美国国家电视系统委员会（National Television System Committee）的缩写命名。这种制式的色度信号调制特点为平衡正交调幅制，即包括了平衡调制和正交调制两种，虽然解决了彩色电视和黑白电视广播相互兼容的问题，可是存在相位容易失真、色彩不太稳定的缺点。NTSC制电视的供电频率为60Hz，场频为每秒60场，帧频为每秒30帧，扫描线为525行，图像信号带宽为6.2MHz
3、采用NTSC制的国家美国、日本等国家。 PAL制是为了克服NTSC制对相位失真的敏感性，在1962年，由前联邦德国在综合NTSC制的技术成就基础上研制出来的一种改进方案。PAL是英文Phase Alteration Line的缩写，意思是逐行倒相，也属于同时制。它对同时传送的两个色差信号中的一个色差信号采用逐行倒相，另一个色差信号进行正交调制方式。这样，如果在信号传输过程中发生相位失真，则会由于相邻两行信号的相位相反起到互相补尝作用，从而有效地克服了因相位失真而起的色彩变化。因此，PAL制对相位失真不敏感，图像彩色误差较小，与黑白电视的兼容也好，但PAL制的编码器和解码器都比NTSC制的复
4、杂，信号处理也较麻烦，接收机的造价也高。 由于世界各国在开办彩色电视广播时，都要考虑到与黑白电视兼容的问题，因此，采用PAL制的国家较多，如中国、德国、新加坡、澳大利来等。不过，仍须注意一个问题，由于各国采用的黑白电视标准并不相同，即使同样提PAL制，但在某些技术特性上还会有差别。PAL制电视的供电频率为50Hz、场频为每秒50场、帧频为每秒25帧、扫描线为625行、图像信号带宽分别为4.2MHz、5.5MHz、和5.6MHz等。 视频编解码模块所使用的视频解码芯片是TVP5150，它是TI公司生产的一款低功耗视频解码芯片，它能够将NTSC、PAL或SECAM制式的视频信号转换成8位ITU
5、－R BT.656格式的数字信号，并能够输出独立的行同步和场同步以及数据时钟信号等。TVP5150解码器能够把输入的模拟视频信号按照YCbCr4:2:2的格式进行转换，它同时还支持复合视频和S端子视频输入。在TVP5150内部，有一个9位2倍采样的ADC；有一个4线自适应梳状滤波器，能够同时对亮度和色度信号进行滤波，以削弱这两个信号之间的相互影响。总体来说，TVP5150具有如下特性： Ø 支持NTSC、PAL和SECAM视频制式输入 Ø 支持标准ITU-R BT.601采样 Ø 拥有一个高速9位ADC Ø 支持两路复合视频或一路S视频输入 Ø 具有嵌位和自动增益控制的全差分CMOS
6、模拟预处理通道，能够获取最好的信噪比 Ø 超低功耗，仅115mW Ø 经过IIC接口，能够控制亮度、对比度、饱和度、色度和锐度 Ø 辅助的4线自适应梳状滤波器能够削弱亮度和色度信号之间的影响 Ø 视频输出模式能够是ITU-R BT.656，8位4:2:2模式或8位4:2:2行场同步分离模式 基于上述特性，该芯片在数字电视、PDA、笔记本电脑、手机、视频录像/播放器、手持游戏机等领域得到了广泛地应用。下图是其功能框图。 视频解码芯片功能框图 有关TVP5150的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。 视
7、频编解码模块所使用的视频编码芯片是ADI公司生产的ADV7171，它能够将CCIR-601 4:2:2的8位或16位数据转换成标准的模拟电视信号，即能够输出PAL制式，也能够输出NTSC制式。它既能够作为从模式，接收外部的时钟信号、行同步信号和场同步信号，也能够作为主模式，输出时钟、行场同步等时序信号。该芯片的工作仅需要一个27MHz的晶振便可（如果要输出正象素，则需要29.5MHz的时钟）。ADV7171的配置也是经过IIC接口完成的，经过该接口，CPU能够设置其工作在不同的模式、不同的载频方式下。对于PAL制式和NTSC制式，只需要在27MHz的时钟下，输入满足CCIR-656标准的YCb
8、Cr 4:2:2的数据便可。当然，除了能够输出标准制式的视频模拟信号外，ADV7171还能够输出RGB信号，满足标准的VGA显示器显示。在ADV7171内部有4个10位的高速DAC，能够输出复合视频+RGB视频、复合视频+YUV视频以及两路复合视频+色度和亮度信号，当然，每一个DAC都能够将其设置为掉电模式，以降低芯片功耗。总而言之，该芯片具有如下特性： Ø 支持ITU-R BT601/656 YCbCr格式的数据转换 Ø 内部集成有高性能的10位DAC Ø 能够输出NTSC、PAL等制式 Ø 仅需一个27MHz的晶振便可实现整个视频编码 Ø 高达80dB的视频信噪比 Ø 内部32
9、位寄存器直接控制色彩载波频率 Ø 多标准视频输出：复合视频、S端子视频、YUV、RGB等 Ø 视频输入数据支持CCIR-656 4:2:2 8位并行输入或4:2:2 16位并行输入 基于上述特性，该芯片在高性能DVD回放系统、便携式视频播放器、数码相机、数码摄像机、电脑、机顶盒等领率得到了广泛地应用。下图是其功能框图。 视频编码芯片功能框图 有关ADV7171的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。 二、电路原理图： 在视频编解码模块上，位于模块右边的J1接口为CLK选择接口，用跳线来进
10、行选择，当跳线位于上方时，CLK为FPGA产生的时钟信号，跳线跳到下方时为模块27M晶体产生的时钟信号。在模块的左方有三个跳线用来选择VGA输出信号。当三个跳线放至ENCODE端时，VGA输入的信号来自ADV7171芯片的DAC输出信号。当三个跳线放至FPGA端时，VGA输入信号来自FPGA。 三、模块接口定义： 用户的控制模块经过视频编解码模块右边的40芯插座与视频编解码的控制信号连接。在视频编解码模块的右边的I/O插座上标明了1号引脚和40号引脚，1号引脚的右边这2号引脚，下面为3号引脚，依次推至40号引脚。其信号定义如下表： 排线座引脚号 符号 状态
11、功能说明 1 VCC --- 逻辑电源+5V 2 VCC --- 逻辑电源+5V 3 GND --- 逻辑地 4 GND --- 逻辑地 5 NC --- 未接信号 6 VD-PCK1 输出 5150芯片时钟输出 7 VD-RESET 输入 编、解码复位信号 8 VD-BLK 输入 5150芯片控制信号 9 VD-AVID 输出 5150芯片控制信号 10 VD-HS1 输出 5150芯片控制信号 11 VD-VS1 输出 5150芯片控制信号 12 IIC-SDA 三态 编、解码芯片控制信号 1
12、3 IIC-SCL 输入 编、解码芯片控制信号 14 YOUT0 输出 5150解码信号输出 15 YOUT1 输出 5150解码信号输出 16 YOUT2 输出 5150解码信号输出 17 YOUT3 输出 5150解码信号输出 18 YOUT4 输出 5150解码信号输出 19 YOUT5 输出 5150解码信号输出 20 YOUT6 输出 5150解码信号输出 21 YOUT7 输出 5150解码信号输出 22 VD-PCK2 输入 7171芯片时钟输入 23 YIN7 输入 7171编码芯片信号输入
13、 24 YIN6 输入 7171编码芯片信号输入 25 YIN5 输入 7171编码芯片信号输入 26 YIN4 输入 7171编码芯片信号输入 27 YIN3 输入 7171编码芯片信号输入 28 YIN2 输入 7171编码芯片信号输入 29 YIN1 输入 7171编码芯片信号输入 30 YIN0 输入 7171编码芯片信号输入 31 VD-HS2 输入 7171芯片控制信号 32 VD-VS2 输入 7171芯片控制信号 33 VD-BLANK 输入 7171芯片控制信号 34 B 输入 VGA输入B
14、信号 35 G 输入 VGA输入G信号 36 R 输入 VGA输入R信号 37--40 NC --- 未接任何信号 四、安装说明： 与SOPC-NIOSII FPGA开发板的连接安装： 在SOPC-NISOII FPGA开发板的右上方有一个40芯的扩展插针，将视频编解码模块与外部模块连接的40芯的插座与之相连接即可。连接时，将视频编解码模块的40芯的插座的1号引脚与开发板的扩展插针的1号引脚对应，其它引脚也均对应插入，将其二者按紧，保证二者的连接。视频编解码模块的控制信号与SOPC-NIOSII FPGA开发板（EP1C12、EP2C35核心板）中的FPG
15、A的IO连接如下表所示： 信号名称 EP1C12 IO接脚 EP2C35 IO接脚 信号说明 FPGA开发板 视频解码模块（5150） VD-PCK1 D10 H17 VD-RESET C17 A16 与7171共用 VD-BLK C10 E18 VD-AVID E17 F13 VD-HS1 D9 H16 VD-VS1 D18 B17 IIC-SDA C9 E20 与7171共用 IIC-SCL L7 F14 与7171共用 YOUT0 D8 G17 YOUT1 E16 A17
16、YOUT2 C8 E19 YOUT3 G6 F15 YOUT4 D7 G16 YOUT5 H6 B18 YOUT6 D20 YOUT7 H7 FPGA开发板 视频编码模块（7171） VD-PCK2 E7 M15 YIN7 H5 A18 YIN6 C6 D19 YIN5 F7 L7 YIN4 D6 H21 YIN3 F6 B19 YIN2 C5 C20 YIN1 E10 M8 YIN0 E6 G11 VD-HS2 E8 A19 与VGA共用 VD-VS2 D5 C19 与VGA共用 VD-BLANK F12 M7 FPGA开发板 VGA输出 B G13 B20 G E11 H11 R H14 A20 四、与其它的MCU的连接安装： 视频编解码模块与其它控制模块的连接，与上面的基本一致，需要注意的是，视频编解码模块的控制接口的电源和地必须与其一致，以免烧坏视频编解码模块和其它控制模块。
©2010-2025 宁波自信网络信息技术有限公司 版权所有
客服电话：4009-655-100 投诉/维权电话：18658249818
浙ICP备2021020529号-1 | 浙B2-20240490
关注我们 ：
