计算机体系结构考试范围.doc

第1章 计算机系统结构基础概念
名词解释: 计算机系统结构概念: Amdahl提出系统结构传统机器语言级程序员所看到计算机属性
计算机系统结构, 计算机组成, 计算机实现三者关系
计算机系统结构: 计算机系统软、 硬件界面即机器语言程序员所看到传统机器级所含有属性
计算机组成: 计算机系统结构逻辑实现, 包含物理机器级中数据流和控制流组成以及逻辑设计等。着眼于: 物理机器级内各事件排序方法与控制方法、 各部件功效以及各部件之间联络。
计算机实现: 计算机组成物理实现, 包含处理机、 主存等部件物理结构, 器件集成度和速度, 模块、 插件、 底板划分与连接, 信号传输, 电源、 冷却及整机装配技术等。着眼于: 器件技术（起主导作用）、 微组装技术。
一个体系结构能够有多个组成。 一个组成能够有多个物理实现。
系列机: 由同一厂家生产含有相同系统结构、 但含有不一样组成和实现一系列不一样型号计算机。 比如, IBM企业IBM 370系列, Intel企业x86系列等。
计算题: Amdahl定律: 加紧某部件实施速度所能取得系统性能加速比, 受限于该部件实施时间占系统中总实施时间百分比（P7页）。
向上（下）兼容: 按某档机器编制程序, 不加修改就能运行于比它高（低）档机器。
向前（后）兼容: 按某个时期投入市场某种型号机器编制程序, 不加修改地就能运行于在它之前（后）投入市场机器。
向后兼容是系列机根本特征。
兼容机: 由不一样企业厂家生产含有相同系统结构计算机 。

并行性: 计算机系统在同一时刻或者同一时间间隔内进行多个运算或操作。只要在时间上相互重合, 就存在并行性。
同时性: 两个或两个以上事件在同一时刻发生。并发性: 两个或两个以上事件在同一时间间隔内发
从实施程序角度来看, 并行性等级从低到高可分为:
（1）指令内部并行: 单条指令中各微操作之间并行。
（2）指令级并行: 并行实施两条或两条以上指令。
（3）线程级并行: 并行实施两个或两个以上线程。通常是以一个进程内派生多个线程为调度单位。（4）任务级或过程级并行: 并行实施两个或两个以上过程或任务（程序段）以子程序或进程为调度单元。
（5）作业或程序级并行: 并行实施两个或两个以上作业或程序。
填空题: 提升并行性技术路径: a时间重合 b资源反复c资源共享
紧密耦合和松散耦合（P23页）了解
第2章 计算机指令集结构
简答题: 增强CISC指令功效关键是从以下多个方面着手:
面向目标程序增强指令功效 a增强运算型指令功效; b增强数据传送指令功效;
c增强程序控制指令功效, 丰富程序控制指令为编程提供了多个选择。
CISC指令集结构存在问题 （1）多种指令使用频度相差悬殊（2）指令集庞大, 指令条数很多, 很多指令功效又很复杂, 使得控制器硬件非常复杂。造成问题:
a占用了大量芯片面积（如占用CPU芯片总面积二分之一以上）, 给VLSI设计造成很大困难; b增加了研制时间和成本, 轻易造成设计错误。
（3）很多指令因为操作繁杂, 其CPI值比较大, 实施速度慢。采取这些复杂指令有可能使整个程序 实施时间反而增加。（4）因为指令功效复杂, 规整性不好, 不利于采取流水技术来提升性能。
设计RISC机器遵照标准
（1）指令条数少而简单。只选择使用频度很高指令, 在此基础上补充部分最有用指令。
（2）采取简单而又统一指令格式, 并降低寻址方法; 指令字长都为32位或64位。
（3）指令实施在单个机器周期内完成。(采取流水线机制)
（4）只有load和store指令才能访问存放器, 其她指令操作都是在寄存器之间进行。（即采取load-store结构）
（5）大多数指令都采取硬连逻辑来实现。
（6）强调优化编译器作用, 为高级语言程序生成优化代码。
（7）充足利用流水技术来提升性能。
名词解释: 数据表示: 是计算机硬件能够直接识别、 指令集能够直接调用数据类型。全部数据类型中最常见、 相对比较简单、 用硬件实现比较轻易多个
MIPS寄存器（了解）P43页
MIPS数据寻址方法有那四种？寄存器寻址、 立刻数寻址、 偏移量寻址、 寄存器间接寻址
哈弗曼编码方法计算（1）码长表示法（2码点表示法
第3章 流水线技术
名词解释: 什么是流水线？把一个反复过程分解为若干个子过程, 每个子过程由专门功效部件来实现。把多个处理过程在时间上错开, 依次经过各功效段, 这么, 每个子过程就能够与其她子过程并行进行
流水技术特点（1）流水线把一个处理过程分解为若干个子过程（段）, 每个子过程由一个专门功效部件来实现。（2）流水线中各段时间应尽可能相等, 不然将引发流水线堵塞、 断流。 时间长段将成为流水线瓶颈。（3）流水线每一个功效部件后面都要有一个缓冲寄存器（锁存器）, 称为流水寄存器。作用: 在相邻两段之间传送数据, 以确保提供后面要用到数据, 并把各段处理工作相互隔离。（4流水技术适合于大量反复时序过程, 只有在输入端不停地提供任务, 才能充足发挥流水线效率。（5） 流水线需要有经过时间和排空时间。经过时间: 第一个任务从进入流水线到流出结果所需时间。
排空时间: 最终一个任务从进入流水线到流出结果所需时间。
填空题: 从不一样角度和见解, 把流水线分成多个不一样种类。
（1）单功效流水线与多功效流水线（根据流水线所完成功效来分类）
单功效流水线: 只能完成一个固定功效流水线。
多功效流水线: 流水线各段能够进行不一样连接, 以实现不一样功效。
（2）静态流水线与动态流水线（根据同一时间内各段之间连接方法对多功效流水线做
深入分类）
（3）部件级、 处理机级及处理机间流水线（根据流水等级来进行分类）
a部件级流水线（运算操作流水线）; b处理机级流水线（指令流水线）; c处理机间流水线（宏流水线）;
（4）线性流水线与非线性流水线（根据流水线中是否有反馈回路来进行分类）
（5）次序流水线与乱序流水线（依据任务流入和流出次序是否相同来进行分类）
流水线相关有3种类型: a数据相关（也称真数据相关）、 b名相关、 c控制相关P71—72页
流水线冲突有3种类型: a结构冲突: 因硬件资源满足不了指令重合实施要求而发生冲突。b数据冲突: 当指令在流水线中重合实施时, 因需要用到前面指令实施结果而发生冲突。c控制冲突: 流水线碰到分支指令和其她会改变PC值指令所引发冲突。
计算题: 流水线性能指标: 吞吐率、 加速比、 效率 P61—65页

第5章 存放层次
名词解释: 什么叫字块放置技术
1、 Cache－主存”与“主存－辅存”层次区分P157—158页
2、 映象规则 a全相联映象特点: 空间利用率最高, 冲突概率最低, 实现最复杂。
b直接映象特点: 空间利用率最低, 冲突概率最高, 实现最简单。
c组相联映象 P159—160页
3、 关键替换算法有三种P163页（了解）a法 优点: 实现简单 b优异先出法（FIFO）
c最近最少使使用方法LRU 选择近期最少被访问块作为被替换块。实现比较困难） 实际上: 选择最久没有被访问过块作为被替换块。 优点: 失效率低。LRU和法失效率比较
4、 降低三种失效方法a 强制性失效: 增加块大小, 预取（本身极少）b容量失效: 增加容量 （抖动现象）c冲突失效: 提升相联度（理想情况: 全相联）
5、 Cache优化技术总结P201页
优化技术
失效
率
失效
开销
命中
时间
硬件
复杂度
说 明
增加块大小
+
-

0
实现轻易; Pentium 4 第二级Cache采取了128 B块
增加Cache容量
+

被广泛采取, 尤其是第二级Cache
提升相联度
+

-
1
被广泛采取
Victim Cache
+

2
AMD Athlon采取了8个项Victim Cache
伪相联Cache
+

2
MIPS R10000第二级Cache采取
硬件预取指令
和数据
+

2～3
很多机器预取指令, UltraSPARC Ⅲ预取数据
优化技术
失效
率
失效
开销
命中
时间
硬件
复杂度
说 明
编译器控制
预取
+

3
需同时采取非阻塞Cache; 有多个微处理器提供了对这种预取支持
用编译技术降低Cache失效次数
+

0
向软件提出了新要求; 有些机器提供了编译器选项
使读失效
优先于写

+
-
1
在单处理机上实现轻易, 被广泛采取
写缓冲归并

+

1
与写直达适用, 广泛应用, 比如21164, UltraSPARC Ⅲ
尽早重开启
和关键字优先

+

2
被广泛采取
非阻塞Cache

+

3
在支持乱序实施CPU中使用
优化技术
失效
率
失效
开销
命中
时间
硬件
复杂度
说 明
两级Cache

+
2
硬件代价大; 两级Cache块大小不一样时实现困难; 被广泛采取
容量小且结构简单Cache
-

+
0
实现轻易, 被广泛采取
对Cache进行索引时无须进行地址变换

+
2
对于小容量Cache来说实现轻易, 已被Alpha 21164和UltraSPARC Ⅲ采取
流水化Cache
访问

+
1
被广泛采取
Trace Cache

+
3
Pentium 4 采取
＋”号: 表示改善了对应指标。
“－”号: 表示它使该指标变差。
空格栏: 表示它对该指标无影响。
复杂性: 0表示最轻易, 3表示最复杂