采集器硬件设计内容.doc

电量采集终端硬件电路设计
1 CPU电路设计
1.1 概述
CPU电路主要包括供电电路，晶振电路，复位电路及JTAG电路组成。具体电路见图1-1。

图1-1 CPU电路

1.2 系统的供电电路
STR711FR0处理器需要两路电源供电，一路3.3V，一路1.8V。
其中3.3V的电源供给V33：外部主电源
V33IOPLL：数字I/O电路和PLL电路的3.3V参考电源
VDDAD：A/D转换器的参考电压
1.8V的电源则供给V18：处理器内核电源
本电路中的外部3.3V电源是通过电源板提供的VCC（5V）电源经过线性稳压器LM1117-3.3（U6）获得，具体的电路见图1-1左下角，其中U6为线性稳压芯片，而C22和E3则是为了确保LM1117输出的稳定性。由于STR711FR0内部集成了1.8V的电源稳压器，所以并不需要再增加额外的1.8V的线性稳压器，只需要在V18引脚处外接100nF的退藕电容即可。为了减低电源上的纹波对整个系统的影响，需要在所有电源的引脚处并接100nF的退藕电容。（具体可以参照图1-1）。
注意：1.在正常操作模式下V18与V18BKP短接，在Standby模式下V18域与V18BKP域断开。
2.V18引脚不能连接到外部1.8V电源。
1.3 时钟电路
STR711FR0为选择主时钟和外围时钟提供了灵活的方式，芯片有3个时钟源：
1. PRCCU产生供给CPU和芯片外围的内部时钟。PRCCU可以由外部的脉冲产生器驱动，连接到CK引脚上面。
2. 32KHZ晶振的实时时钟连接到内部的CK_AF信号上，并且当需要低功率操作时可以选择这个时钟源。
3. 如果需要连接USB特性的设备时需要USB时钟源。
1.3.1 时钟控制单元
STR71X时钟控制单元必须由连接到CK引脚上的晶体振荡器驱动，此振荡器最高频率为频率16MHZ，它产生的时钟信号供给CPU和芯片外围电路。倍频和分频因子使得输入频率有更多的选择范围，然而，更加注意的是推荐频率的限制。在DW710C设计中，我们采用的是16M有源晶振。具体见图1-1中X6部分电路，其中R10保证有源晶体振荡器始终处在工作状态。
1.3.2 实时时钟
实时时钟的工作频率为32KHZ。这个时钟必须由外部产生电路提供，见图1-1中X1部分电路，其中C1和C2为起振电容，X1为32.768KHZ的晶体。
RTC用于产生一个时钟基准，当需要低功率操作时该时钟能够被选择。
1.4 复位管理
总电压调节器和低电压调节器包含一个LVD（低电压检测），当V18或V18BKP低于相应的控制电压（即低于1.35V±10%）时，它们处于复位状态。
LVD不能检测V33脚上的电压，此电压供给芯片上的IO口和模拟部分。
注意：1. 在芯片上电期间，复位必需由外部的复位电路提供。
2. 在上电期间，nRSTIN脚必需由外部电路保持低，直到V33脚的电压稳定。
如图1-1所示，我们用的复位芯片是CAT809，它可以给CPU提供可靠的复位。
1.5 启动管理
STR71X有三种可用的引导模式，分别三个输入管脚控制，即BOOTTEN，BOOT0和BOOT1管脚。
表1-1 引导模式配置
BOOTEN
BOOT0
BOOT1
启动模式
0
×
×
从内部FLASH启动
1
0
0
1
1
0
保留
1
0
1
从内部RAM启动
1
1
1
从外部内存启动，在0000 0000h 地址上映射到EMI接口

在正常的应用中，程序是烧写到内部FLASH中，所以我们采用第一中启动模式，把管脚BOOTEN通过一个10K的电阻下拉到地，这样可以节省出两条口线。
1.6 DEBUG管理
主机/目标板接口是将开发板连接到主机的硬件设备，它由三部分组成：硬件调试工具（比如IAR公司提供的J-Link）、JTAG连接器和一条连接调试工具和主机的电缆。图1-2展示了如何把电路板连接到主机。

图1-2 调试平台
1.6.1 ICE调试工具
ICE调试工具作为调试接口（图1-2所示），它将电路板板连接到PC机上。嵌入式的ICE是一个智能型的主机接口，它可以提供到主机调试程序的高速连接，可以访问开发板芯片上的模拟和调试模块。当你把电路板作为一个独立系统使用时，ICE调试工具还可以用来烧写程序。
1.6.2 JTAG/ICE连接器
ICE连接器支持JTAG硬件调试设备（比如J-Link）连接到电路板上。它能够驱动和感知系统复位线，并且驱动JTAG复位。
JTAG口用于调试程序和下载程序到处理器的FLASH中。如图1-1中JP1是20p的JTAG插座所以引脚定义均为ARM公司的标准定义，JTDI、JTMS、JTCK、JTDO、JTRST和处理器的对应引脚相连。为提高JTAG接口电路的稳定性，需要在JTAG口加上10K的上拉电阻。
2 外围电路设计
2.1 概述
外围电路包括按键、指示灯、红外电路、液晶屏接口、时钟芯片、通讯电路等，它们完成了人机接口功能、数据采集存储功能。
2.2 按键与指示灯

图2-1 按键与指示灯电路
按键电路设计比较简单，将按键的引线连接到处理器的通用I/O上，R50、R51和R52为上拉电阻，C6、C7和C8的作用则是为消除按键上的抖动。
发光二极管只需要串联1个限流电阻和处理器的通用I/O相连即可。限流电阻的计算公式为：
R＝（电源电压－发光二极管压降）/二级管的工作电流
发光二极管的压降一般为1.8V。在这里还需要考虑处理器I/O口的最大吸收电流。
2.3 液晶显示电路
此液晶显示电路针对于串行接口设计的，其中三极管NPN和电阻R3组成了背光电路。电阻R49和电解电容E6组成了液晶上电复位电路。其他的引脚连接可以参考液晶屏的技术手册。

图2-2 液晶显示电路
2.4 SPI FLASH电路

图2-3 SPI FLASH电路
采集器终端运行中需要保存大量的历史月数据和历史日数据。本电路中选用Atmel公司的AT45DB161D（2MB）串行FLASH芯片下图为FLASH存储器，保存必要的各种数据。电路的连接如图2-3所示。SPI接口线（MOSI、MISO、SCLOCK和CS）跟处理器相应的引脚相连，RP2是SPI总线的上拉电阻。WP是串行存贮器的写保护引脚，WP接高电平是写保护功能失效。WP接低电平时，处理器无法写入数据到串行存储器中，起到保护数据的作用。由于我们需要实时对FLASH进行读写，所以在该电路中我们没有使用硬件写保护功能，WP脚直接通过排阻接到3.3V。
2.5 实时时钟电路

图2-4 实时时钟电路
DW710C电路中的实时时钟芯片采用美信公司的DS1302， DS1302是一种高性能、低功耗、带RAM的实时时钟芯片，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。具有主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。DS1302的引脚中Vcc为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc或Vcc2两者中的较大者供电。当Vcc2大于Vcc＋0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc时，DS1302由Vcc供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或多字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在Vcc≥2.5V之前，RST必须保持低电平。只有在SCK为低电平时，才能将RST置为高电平。DA为串行数据输入输出端(双向)，SCK始终是输入端。
具体的电路见图2-3和图2-4.由于处理器的IIC接口内部电路为开漏设计，所以必须在SCK和DA接上上拉电阻，即图23中的RP2。电阻的阻值在1.8K-4.7K之间选择，如果IIC总线速度高的时间可以用1.8K，需要减少上拉电阻带来的功耗时，可以选用4.7K。
2.6 485通信电路
2.6.1 485通讯芯片的选取
在此应用系统中，选取两片TI公司的485芯片SN65LBC184，一路485用于与上位机的通讯，另一路485用于与电能表的通讯，采集电能表的电量。

图2-5 485通信电路
2.6.2 隔离光耦电路的参数选取
在应用系统中，由于要对现场情况进行实时监控及响应，通信数据的波特率往往做得较高（通常都在4800波特以上）。限制通信波特率提高的“瓶颈”，并不是现场的导线（现场施工一般使用5类非屏蔽的双绞线），而是在与嵌入式系统进行信号隔离的光耦电路上。此处采用TLP521。电路设计中可以考虑采用高速光耦，如6N137、6N136等芯片（但是价格比较贵），也可以优化普通光耦电路参数的设计，使之能工作在最佳状态。例如：光耦的发光二极管的驱动电阻，如果选取得较大，将会使光耦的发光管由截止进入饱和变得较慢；如果选取得过小，退出饱和也会很慢，所以这两只电阻的数值要精心选取，不同型号的光耦及驱动电路使得这两个电阻的数值略有差异，这一点在电路设计中要特别慎重，不能随意，通常可以由实验来定。
2.6.3 485总线输出电路部分的设计
输出电路的设计要充分考虑到线路上的各种干扰及线路特性阻抗的匹配。由于工程环境比较复杂，现场常有各种形式的干扰源，所以485总线的传输端一定要加有保护措施。在本电路中选用能抗雷击的485芯片SN65LBC184。
考虑到线路的特殊情况（如某一台分机的485芯片被击穿短路），为防止总线中其它分机的通信受到影响，在SN65LBC184的485信号输出端串联了两个10Ω的电阻。这样本机的硬件故障就不会使整个总线的通信受到影响。
在应用系统工程的现场施工中，由于通信载体是双绞线，它的特性阻抗为120Ω左右，所以线路设计时，在RS-485网络传输线的始端和末端各应接1只120Ω的匹配电阻（R37和R41），以减少线路上传输信号的反射。
由于RS-485芯片的特性，接收器的检测灵敏度为± 200mV，即差分输入端VA－VB ≥+200mV，输出逻辑1，VA－VB ≤－200mV，输出逻辑0；而A、B端电位差的绝对值小于200mV时，输出为不确定。如果在总线上所有发送器被禁止时，接收器输出逻辑0，这会误认为通信帧的起始引起工作不正常。解决这个问题的办法是人为地使A端电位高于B两端电位，这样RXD的电平在485总线不发送期间（总线悬浮时）呈现唯一的高电平，处理器就不会被误中断而收到乱字符。通过在485电路的A、B输出端加接上拉、下拉电阻，即可很好地解决这个问题。
2.7 红外电路

图2-6 红外电路
红外电路分为两个部分设计－红外接受和红外发送电路。具体的电路见图2-6所示。
根据技术指标的要求，红外的传输距离要求达到10米，所以在本设计中采用5V供电的红外接受和发送的器件。图2-5中的有关红外的光电隔离电路主要实现电平转换的功能。
红外发送电路需要38K的震荡源，在本电路中采用晶体和反相器实现震荡源，图2-6中U4C和X2构成38K的震荡电路。然后通过与非门将需要传输的数据与38K震荡信号合成，通过红外发射管（D5和D6）将信号发射出去。
红外接受电路采用HS0038高灵敏度的接受芯片，通过驱动后传输给处理器。