样题-计算机组成原理.doc

《计算机组成原理》考试样题与答案

一、 单项选择题（将唯一正确答案的编号填入题干的括号内。每小题1分，共10分）

1.在补码不恢复余数除法中，（ ）。
①余数为正商1 ②余数为正商0
③余数与除数同号商1 ④余数与除数同号商0

2.在浮点运算中，左规操作是将（ ）。
①尾数增大，阶码增大 ②尾数增大，阶码减小
③尾数减小，阶码增大 ④尾数减小，阶码减小

3.采用隐式I/O指令，是指用（ ）实现I/O操作。
①I/O指令 ②传送指令 ③通道指令 ④硬件自动

4.为了减少指令中的地址个数，有效的办法是采用（ ）。
①寄存器寻址 ②立即寻址 ③变址寻址 ④隐地址

5.在同步控制方式中，（ ）。
①每个时钟周期长度固定 ②各指令的时钟周期数不变
③每个工作周期长度固定 ④各指令的工作周期数不变

6.微程序存放在（ ）。
①堆栈中 ②主存中 ③控制存储器中 ④磁盘中

7.动态RAM依靠（ ）存储信息。
①电源电流 ②电容电荷 ③触发器 ④寄存器

8.半导体存储器常采用（ ）。
①直接存取方式 ②顺序存取方式
③半顺序存取方式 ④随机存取方式

9.CPU响应DMA请求是在（ ）。
①一个时钟周期结束时 ②一个总线周期结束时
③一条指令结束时 ④一段程序结束时

10.在写磁盘过程中，适配器向主机发出DMA请求是在（ ）。
①寻道完成时 ②启动磁盘时 ③扇区缓冲器空时 ④扇区缓冲器满时

二、判断题（本大题共5小题，每小题2分，共10分）针对下列各小题的题意，判断其正/误。
1、磁带存储器采用随机访问方式。（ ）
2、CPU执行完一段程序后才能响应中断请求。（）
3、串行接口与系统总线之间一般采用串行传送格式。（ ）
4、组合逻辑控制器通过硬件逻辑产生微命令。（ ）
5、在原码运算中操作数用原码表示，符号位参加运算。（ ）
三、名词解释（本大题共5小题，每小题3分，共15分）
1、总线
2、隐地址
3、同步控制方式
4、DMA方式
5、浮点数

四、简答题（每小题5分，共25分）
1. 简述微程序控制方式的基本思想。
2. 试举两例说明同步控制方式在实际应用中的变化。
3. 在DMA方式的初始化阶段，CPU通过程序传送哪些初始化信息？
4. 与转子相比，中断方式的主要特点是什么？试举两例说明。
5. 堆栈位于主存储器内，访问堆栈是否采用随机存取方式？为什么？

五、 存储器设计（15分）
设计一个容量为9KB的半导体存储器，其中ROM区4KB，选用EPROM芯片（4K×8位/片）；RAM区5KB，选用SRAM芯片（4K×4位/片和1K×8位/片）。已知地址总线A15～A0（低），数据总线D7～D0（低），读/写线R/W片选低电平有效。
1. EPROM芯片和SRAM芯片各需多少片？
2.各芯片应分别连入哪几根地址线？
3.写出各片选信号的逻辑式。

六、拟定指令流程与微命令序列（15分）
已知模型机转子指令JSR -（R1）；根据模型机数据通路结构，
1. 用寄存器传送语句（如PC→MAR）拟出该指令的流程，子程序入口采用自减型寄存器间址方式获得。

七、显示器设置（10分）
某CRT字符显示器，其分辨率为20行×40列字符，字符区点阵8×12。
1. 显存VRAM的内容是什么？容量有多少字节（不考虑字符属性）？
2. 需设置几个同步计数器？各计数器分频关系如何安排（可以不考虑回扫及屏幕边缘过量扫描所需的时间）？
3. 何时访问VRAM？何时发一次水平同步信号？何时发一次垂直同步信号？

参考答案
一、单项选择题（将唯一正确答案的编号填入题干的括号内。每小题1分，共10分）

1.在补码不恢复余数除法中，（ ③ ）。
①余数为正商1 ②余数为正商0
③余数与除数同号商1 ④余数与除数同号商0

2.在浮点运算中，左规操作是将（ ② ）。
①尾数增大，阶码增大 ②尾数增大，阶码减小
③尾数减小，阶码增大 ④尾数减小，阶码减小

3.采用隐式I/O指令，是指用（ ② ）实现I/O操作。
①I/O指令 ②传送指令 ③通道指令 ④硬件自动

4.为了减少指令中的地址个数，有效的办法是采用（ ④ ）。
①寄存器寻址 ②立即寻址 ③变址寻址 ④隐地址

5.在同步控制方式中，（ ① ）。
①每个时钟周期长度固定 ②各指令的时钟周期数不变
③每个工作周期长度固定 ④各指令的工作周期数不变

6.微程序存放在（ ③ ）
①堆栈中 ②主存中 ③控制存储器中 ④磁盘中

7.动态RAM依靠（ ② ）存储信息。
①电源电流 ②电容电荷 ③触发器 ④寄存器

8.半导体存储器常采用（ ④ ）。
①直接存取方式 ②顺序存取方式
③半顺序存取方式 ④随机存取方式

9.CPU响应DMA请求是在（ ② ）。
①一个时钟周期结束时 ②一个总线周期结束时
③一条指令结束时 ④一段程序结束时

10.在写磁盘过程中，适配器向主机发出DMA请求是在（ ③ ）。
①寻道完成时 ②启动磁盘时 ③扇区缓冲器空时 ④扇区缓冲器满时

二、判断题（本大题共5小题，每小题2分，共10分）针对下列各小题的题意，判断其正/误。
1、磁带存储器采用随机访问方式。（X）
2、CPU执行完一段程序后才能响应中断请求。（X）
3、串行接口与系统总线之间一般采用串行传送格式。（X）
4、组合逻辑控制器通过硬件逻辑产生微命令。（∨）
5、在原码运算中操作数用原码表示，符号位参加运算。（X）
三、名词解释（本大题共5小题，每小题3分，共15分）
1、总线：一组能为多个部件分时共享的信息传送线路。
2、隐地址：隐含约定，不出现在指令中的地址。
3、同步控制方式：各操作受统一时序信号控制。
4、DMA方式：直接通过硬件在主存和外设之间传送数据，传送期间不受CPU程序控制。
5、浮点数：小数点位置不固定，可随需要浮动的数称为浮点数。

四、简答题（每小题5分，共25分）
1. 简述微程序控制方式的基本思想。
答：一条微指令包含若干微命令，控制一步操作；一段微程序包含若干微指令，解释执行一条机器指令；微程序事先存放在控存中。

2. 试举两例说明同步控制方式在实际应用中的变化。
答：例1：不同指令所占用的时钟周期数可以不同；例2：总线周期中可以插入延长周期。

3. 在DMA方式的初始化阶段，CPU通过程序传送哪些初始化信息？
答：传送方向、主存缓冲区首址、交换量、外设寻址信息。

4. 与转子相比，中断方式的主要特点是什么？试举两例说明。
答：具有随机性。例1：有意调用，随机请求与处理的事件，如调用打印机；
例2：随机发生的事件，如处理故障或按键。

5. 堆栈位于主存储器内，访问堆栈是否采用随机存取方式？为什么？
答：不采用随机存取方式。因为每次只能访问栈顶单元，不能访问堆栈区中的任意单元。

五、存储器设计（15分）
设计一个容量为9KB的半导体存储器，其中ROM区4KB，选用EPROM芯片（4K×8位/片）；RAM区5KB，选用SRAM芯片（4K×4位/片和1K×8位/片）。已知地址总线A15～A0（低），数据总线D7～D0（低），读/写线R/W，片选低电平有效。
1. EPROM芯片和SRAM芯片各需多少片？
EPROM芯片1片，SRAM芯片3片。
2. 各芯片应分别连入哪几根地址线？
4K：A11~A0， 1K：A9~A0
3.写出各片选信号的逻辑式。

CS0=A13 A12 CS1=A13A12 CS2=A13 A12 A11 A10

六、拟定指令流程与微命令序列（20分）
已知模型机转子指令JSR -（R1）；根据模型机数据通路结构，
1. 用寄存器传送语句（如PC→MAR）拟出该指令的流程，子程序入口采用自减型寄存器间址方式获得。
2. 列出该指令在各周期所需的微命令序列（可以不考虑时序转换）。
解：指令流程
FT：M→IR
PC+1→PC
ST：R1-1→R1、MAR
M→MDR→C
ET：SP-1→SP、MAR
PC→MDR
MDR→M
C→PC、MAR

七、显示器设置（10分）
某CRT字符显示器，其分辨率为20行×40列字符，字符区点阵8×12。
4. 显存VRAM的内容是什么？容量有多少字节（不考虑字符属性）？
内容是字符编码。容量为20×40=800字节。
5. 需设置几个同步计数器？各计数器分频关系如何安排（可以不考虑回扫及屏幕边缘过量扫描所需的时间）？
4个同步计数器。点计数器： 8：1
字符计数器：40：1
线计数器： 12：1
行计数器： 20：1
6. 何时访问VRAM？何时发一次水平同步信号？何时发一次垂直同步信号？
一个点计数循环访问一次VRAM，一个字符计数循环发一次水平同步信号，一个行计数循环发一次垂直同步信号。