数字逻辑复习题.doc

触发器

一、 选择题
1.N个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
2．在下列触发器中，有约束条件的是 。
A.JK F/F B. 同步D F/F C.同步RS F/F D.边缘D F/F
3．一种触发器可记录一位二进制代码，它有 个稳态。
A.0 B.1 C.2 D.3 E.4
4．存储8位二进制信息要 个触发器。
A.2 B.3 C.4 D.8
5．对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。
A.0 B.1 C.Q D.
6．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。
A.0 B.1 C.Q D.
7．对于D触发器，欲使Qn+1=Qn，应使输入D= 。
A.0 B.1 C.Q D.
8．对于JK触发器，若J=K，则可完毕 触发器的逻辑功能。
A.RS B.D C.T D.Tˊ
9．欲使JK触发器按Qn1=Qn工作，可使JK触发器的输入端 。
A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=
10．欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端 。
A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q
13．欲使D触发器按Qn+1=n工作，应使输入D= 。
A.0 B.1 C.Q D.

16．描述触发器的逻辑功能的措施有 。
A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图
18.边缘式D触发器是一种 稳态电路。
A.无 B.单 C.双 D.多

二、 判断题（对的打√，错误的打×）
１． D触发器的特性方程为Qn+1=D，与Qn无关，因此它没有记忆功能。（ × ）
２． RS触发器的约束条件RS=0表达不容许出现R=S=1的输入。（ √ ）
３． 同步触发器存在空翻现象，而边缘触发器和主从触发器克服了空翻。（ √ ）
４． 主从JK触发器、边缘JK触发器和同步JK触发器的逻辑功能完全相似。（ √ ）
５． 对边缘JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ × ）

三、 填空题
1．触发器有 个稳态，存储8位二进制信息要 个触发器。
2．一种基本RS触发器在正常工作时，它的约束条件是+=1，则它不容许输入= 且= 的信号。
3．触发器有两个互补的输出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。
4．一种基本RS触发器在正常工作时，不容许输入R=S=1的信号，因此它的约束条件是 。
5．在一种CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为 主从式 式或 边缘式 式的触发器不会出现这种现象。

第四章答案

一、 选择题
1． B
2． C
3． C
4． D
5． BD
6． AD
7． C
8． C
9． ABDE
10． ACDE
11．
12．
13． D
14．
15．
16． ABCD
17．
18． C

二、 判断题

三、 填空题
1．2 8
2．0 0
3．Q=1、=0 Q=0、=1 Q
4．RS=0
5．空翻 主从式 边缘式

逻辑代数基础

一、选择题(多选)
1. 如下体现式中符合逻辑运算法则的是 。
A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1
2. 逻辑变量的取值１和０可以表达： 。
A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无
3. 当逻辑函数有n个变量时，共有 个变量取值组合？
A. n B. 2n C. n2 D. 2n
4. 逻辑函数的表达措施中具有唯一性的是 。
A .真值表 B.体现式 C.逻辑图 D.卡诺图
5.F=A+BD+CDE+D= 。
A. B. C. D.
6.逻辑函数F= = 。
A.B B.A C. D.
7．求一种逻辑函数F的对偶式，可将F中的 。
A .“·”换成“+”，“+”换成“·”
B.原变量换成反变量，反变量换成原变量
C.变量不变
D.常数中“0”换成“1”，“1”换成“0”
E.常数不变
8．A+BC= 。
A .A+B B.A+C C.（A+B）（A+C） D.B+C
9．在何种输入状况下，“与非”运算的成果是逻辑0。 D
A．所有输入是0 B.任一输入是0 C.仅一输入是0 D.所有输入是1
10．在何种输入状况下，“或非”运算的成果是逻辑0。
A．所有输入是0 B.所有输入是1 C.任一输入为0，其他输入为1 D.任一输入为1

二、判断题（对的打√，错误的打×）
1． 逻辑变量的取值，１比０大。（ × ）。
2． 异或函数与同或函数在逻辑上互为反函数。（ √ ）。
3．若两个函数具有相似的真值表，则两个逻辑函数必然相等。（ × ）。
4．由于逻辑体现式A+B+AB=A+B成立，因此AB=0成立。（ × ）
5．若两个函数具有不一样的真值表，则两个逻辑函数必然不相等。（ √ ）
6．若两个函数具有不一样的逻辑函数式，则两个逻辑函数必然不相等。（ × ）
7．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它自身。（ √ ）
8． 由于逻辑体现式A+B +AB=A+B+AB成立，因此A+B= A+B成立。（ × ）

三、填空题
1. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。常用的几种复合逻辑运算为 、 、 、 、 。
2. 逻辑函数的常用表达措施有 、 、 。
3. 逻辑代数中与一般代数相似的定律有 、 、 。摩根定律又称为 。
4. 逻辑代数的三个重要规则是 、 、 。
5．逻辑函数F=+B+D的反函数= A（C+） 。
6．逻辑函数F=A（B+C）·1的对偶函数是 A+BC+0 。
7．添加项公式AB+C+BC=AB+C的对偶式为 。
8．逻辑函数F=+A+B+C+D= 。
9．逻辑函数F== 。
10．已知函数的对偶式为+，则它的原函数为 。

四、思索题
1. 逻辑代数与一般代数有何异同？
2. 逻辑函数的三种表达措施怎样互相转换？
3. 为何说逻辑等式都可以用真值表证明？
4. 对偶规则有什么用处？

第二章答案

一、选择题
1． D
2． ABCD
3． D
4． AD
5． AC
6． A
7． ACD
8． C
9． D
10． BCD

二、判断题
1.× 2.√ 3.√ 4.× 5.√
6.× 7.√ 8.×
三、填空题
1．布尔 与 或 非 与非 或非 与或非 同或 异或
2．逻辑体现式 真值表 逻辑图
3．互换律 分派律 结合律 反演定律
4．代入规则 对偶规则 反演规则
5．A（C+）
6．A+BC+0
7．（A+B）（+C）（B+C）=（A+B）（+C）
8．1
9．0
10．

四、思索题
1．均有输入、输出变量，均有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0和1两种，而一般代数不限，且仅有逻辑含义,无数值大小,运算符号所代表的意义也不一样。
2．一般从真值表轻易写出原则最小项体现式，从逻辑图易于逐层推导得逻辑体现式，从与或体现式或最小项体现式易于列出真值表。
3．由于真值表具有唯一性。
4．可使公式的推导和记忆减少二分之一，有时可利于将或与体现式化简。

时序逻辑电路

四、 选择题
1．同步计数器和异步计数器比较，同步计数器的明显长处是 。
A.工作速度高 B.触发器运用率高 C.电路简朴 D.不受时钟CP控制。
3．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
4. N个触发器可以构成最大计数长度（进制数）为 的计数器。
A.N B.2N C.N2 D.2N
5. N个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
6．
7．同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
8．一位8421BCD码计数器至少需要 个触发器。
A.3 B.4 C.5 D.10
9.欲设计0，1，2，3，4，5，6，7这几种数的计数器，假如设计合理，采用同步二进制计数器，至少应使用 级触发器。
A.2 B.3 C.4 D.8
10．8位移位寄存器，串行输入时经 个脉冲后，8位数码所有移入寄存器中。
A.1 B.2 C.4 D.8
五、 判断题（对的打√，错误的打×）
1．同步时序电路由组合电路和存储器两部分构成。（ √ ）
2．组合电路不具有记忆功能的器件。（ √ ）
3．时序电路不具有记忆功能的器件。（ √ ）
4．同步时序电路具有统一的时钟CP控制。（ √ ）
5．异步时序电路的各级触发器类型不一样。（ × ）
6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ × ）
7．环形计数器假如不作自启动修改，则总有孤立状态存在。（ √ ）
8．计数器的模是指构成计数器的触发器的个数。（ × ）
10．D触发器的特性方程Qn+1=D，而与Qn无关，因此，D触发器不是时序电路。（ × ）
13．同步二进制计数器的电路比异步二进制计数器复杂，因此实际应用中较少使用同步二进制计数器。（ × ）
14．运用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立即变为0状态。（ √ ）

六、 填空题
1．寄存器按照功能不一样可分为两类： 寄存器和 寄存器。
2．数字电路按照与否有记忆功能一般可分为两类： 、 。
3．由四位移位寄存器构成的次序脉冲发生器可产生 个次序脉冲。
4．时序逻辑电路按照其触发器与否有统一的时钟控制分为 时序电路和 时序电路。
四、时序电路的分析
1、分析如下电路，阐明电路功能。

2、分析下图所示时序电路，作出状态表和状态图，指出其逻辑功能。

3. 分析下列同步时序电路，指出其逻辑功能。

10、分析下面的电路图，画出其状态表和状态图，并阐明其功能。

第七章答案

四、 选择题
1． A
2． D
3． C
4． D
5． B
6． A
7． B
8． B
9． B
10． D
11． D
12． A
13． B
14． AB
15． A
16． C

五、 判断题
1.√ 2.√ 3.√ 4.√ 5.×
6.× 7.√ 8.× 9.× 10.×
11.√ 12.× 13.× 14.√

六、 填空题
1． 移位 数码
2． 组合逻辑电路 时序逻辑电路
3． 4
4． 同步 异步
四、1.（1）、 ， ，
（2）、、

（3）、
Q1n Q0n
Q1n+1 Q0n+1
0 0
1 0
0 1
0 0
1 0
0 1
1 1
0 0

（4）、

该电路是3进制减法计数器
2 .
驱动方程

状态方程:

一种五进制加法计数器

3.
状态图省略

C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0
0
0
0
0
0
0
1

10、
Z = X Q2 Q1 + X Q2 Q1
J2 = K2 = X ⊕ Q1
J1 = K1 = 1
这是一种模4可逆的计数器，其特点是：
当X = 0 时，计数器从“0”起正向计数，从“3”回到“0”时，输出高电平，表达有进位；
当X = 1 时，计数器从“3”起反向计数，从“0”回到“3”时，输出高电平，表达有借位。
11、Z = X Q1 Q0
D1 = X Q0
D0 = X+ Q1 Q0