存储器习题及参考答案.doc

习题四参考答案
1． 某机主存储器有16位地址，字长为8位。
（1） 如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？
（2） 该存储器能存放多少字节的信息？
（3） 片选逻辑需要多少位地址？
解：需要存储器总容量为：16K×8位，故，
（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：
（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：

3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：
（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？
解：（1）

（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。因为64K×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：
（1）数据寄存器多少位？
（2）地址寄存器多少位？
（3）共需多少个EPROM芯片？
（4）画出该只读存储器的逻辑框图？
解：因为只读存储器的容量为：32k×16，所以：
（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？
（4）逻辑框图为：

5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：
（1）画出地址译码方案。
（2）将ROM与RAM同CPU连接。
解：依题意假设存储器ROM和RAM的信息分布为：
ROM（16KB）
RAM（32KB）
ROM的地址为：0000H-3FFFH。RAM由8KB的四个RAM芯片组成，其地址分别为：第一片：4000H-5FFFH，第二片：6000H-7FFFH第三片：8000H-9FFFH 第四片：A000H-BFFFH。由以上分析可得其连接图为：

6. 对于单管动态存储电路，如果其电容C=5pF，通过晶体管的漏电流为2nA。当电容C被充满电荷时，两端电压为4.5V。在此电压降到3V之前，必须被刷新，请算出最小的刷新周期。
解：因为：，其中，c=5pF,i=2nA,du=4.5-3=1.5V
所以，dt=3.75ms。即最小的刷新周期为3.75ms。
标记
页面
1101000
页面0
0101101
1
1111111
2
0000000
3

1111001
n-2
1000110
n-1
7. 某计算机主存8MB，分成4096页，CACHE为64KB，和主存分成同样大小的页，地址映映采用直接映像方式。
（1）CACHE有多少页？
（2）CACHE的页内地址为多少位？
（3）CACHE的页面地址为多少位？
（4）设CACHE中主存标记如图3.1所示,当CPU送出的地址为6807FFH时，能否在CACHE中访问到该单元？若送出的地址为2D07FFH时，能否在CACHE中访问该单元？若送出的地址为751057H时，能否在CACHE中访问到该单元？若送出的地址为000000H时，能否在CACHE中访问到该单元？
解：（1）主存每一页的大小为：8M/4096=2KB。
CACHE的页数为：64KB/2KB=32（页）。
（2）因为CACHE的一页大小为2KB，所以CACHE的页内地址为11位。
（3）CACHE的页内地址为5位。
（4）因为主存共有8MB容量，所以主存地址共有23位。格式为：
标记（7位）
页号（5位）
页内地址（11位）
当CPU送出的地址为：6807FFH时，转为二进制格式：1101000，00000 11111111111
以中间五位为页号查表，得到标记为1101000，与地址中的标记进行比较，相同，所以命中。同样的道理，可知地址为2D07FFH，7F1057时，也是命中。地址为0000000H没命中。
8. 一个组相联高速缓存由64页（每页256字）组成，分为8组，主存有4096页。
（1）主存地址有多少位？
（2）主存地址的标志段、组字段和字字段各有多少位？
解：（1）因为主存共有4096页，每页有256字，故主存共有4096*256字=220字，所以，主存地址有20位。
（2）
标志段（9位）
组字段（3位）
字字段（8）
9. 某计算机有64KB的主存和4KB的CACHE，CACHE分组如下：每组4页，每页64字。存储系统按组相联方式工作。
（1）主存地址的标志段、组字段和字字段各有多少位？
（2）若CACHE原来是空的，CPU依次从0号地址单元顺序访问到4344号单元，然后重复按此序列访问存储器15次，页替换采用LRU算法。若访问CACHE的时间为20ns，访问主存的时间为200ns，试估计CPU访存的平均时间。
解：主存的地址格式为：
标志段
组字段
字字段
因为某计算机有64KB的主存，所以主存地址的总位数为16位。
依题意得CACHE的组数为：4K/（64*4）=16（组故CACHE的组字段位数为4位，也就是主存的组字段位数。
主存的一页大小和CACHE的一页大小一样，故主存的字字段位数位为6位。
由主存的地址格式可知，主存的标志字段位数为16-4-6=4位。
所以：主存的地址格式及各字段包含的位数为：
标志段（6位）
组字段（4位）
字字段（6位）
（2）CPU平均访问时间的计算公式为：
ta=htc+(1-h)tm
其中tc表示命中时的CACHE访问时间，tm表示未命中时的贮存访问时间，1-h表示未命中率。
CACHE共有16组，每组4页，每页64字。主存分为16区，每区16块，每块64字。
主存地址0-4344转为二进制的地址（16位）为：000000 0000 000000--000100 0011 111000
即访问主存地址从0区0组0字一直到4区3组56字。
采用LRU替换算法：
第一次把0-4344个字装入CACHE后，CACHE的情况为：（0,1,...F 表示组数，10表示主存的一区0块，其它依次类推）
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
10
11
12
13
14
15
16
17
18

19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
第一次未命中次数为：4345次。
第二次再按地址0-4344访问CACHE 访问时，未命中的次数为：20次。
第三次一直到第5次，未命中的次数均为：20次。
故总的未命中次数为：4345+20*14
未命中率为：（4345+20*15）/(4345*16)=0.067 h=0.933
ta=htc+(1-h)tm=32ns
所以CPU访存的平均时间为32ns。
10.设数据为10010，请用磁表面存储器的5种方式写出它们的记录方式。
答案略。