数字时钟.doc

第二篇数字电路设计
-----数字时钟

目录
1摘要………………………………………………………………………………

2前言………………………………………………………………

3电路设计…………………………………………………………
3.1方案论证及确定………………………………………………
3.2电路原理图及工作原理.实现的功能………………………
3.3电路参数计算…………………………………………………

4 结束语……………………………………………………………

5 参考文献…………………………………………………………

摘要
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！

前言
一.设计实习的目的和任务
数字电子技术是一门实践性很强的课程，这要求学生除了具备基本扎实的理论知识外，还必须注重理论应用能力的培养，设计实习这个课后实践环节正是联接理论知识与应用能力的最佳桥梁。为达到我校制定的人才培养方案的要求，本环节有如下目的和要求：
1.加深对所学理论知识的理解，更熟练掌握基本理论，且将理论与实际相结合。
2.学会基本的设计方法，能灵活运用所学理论知识进行设计，为今后的毕业设计打下良好的基础。
3.对所设计的电路进行实际电路验证，学会基本的调试电路的方法，
4.学习热转印法制电路板并进行焊接及调试。

二.设计实习的主要内容
设计内容：以《数字电子技术》课程中所学的小规模集成电路SSI.中规模集成电路MSI.存储器ROM.RAM为基础，结合《电路原理》中所学的电阻R.电容C.电感L及《模拟电子技术》中所学的二极管.三极管器件，应用逻辑代数知识.逻辑电路设计方法，设计一个具有功能丰富且有实际应用价值的数字逻辑电路。

三.设计实习要求
1.对该课程必须有认真的态度，设计期间必须保证出勤，不准缺课。设计实习期间必须保证出勤，不准缺习。不参加设计实习者成绩按零分计，不再补做。
2. 必须有刻苦钻研精神，认真完成设计实习任务。
3.遵守实验室的各项规章制度。不按规程使用仪表，造成损坏或丢失的，应按价赔偿；
4.设计实习结束后有完整的报告。

四．本设计要解决的主要问题：数字时钟，完成时分秒计时

2 电路设计
2.1方案论证及确定
数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。
数字时钟基本原理的逻辑框图如下所示：

由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。

2.2电路原理图及工作原理.实现的功能
(1).振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还
具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，
有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，
这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐
振的频率即为晶体振荡器的固有频率。
一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度
要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图所示。
(2).分频器
由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成
电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中
规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。

74LS90的引脚图如下图所示

74LS90的功能表

(3).计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十
位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二
进制。
A.六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器
应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选
用两片74LS90组成六十进制计数器，采用反馈归零的方法来实现
六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制

B.十二进制计数器

“时”计数为12进制的，在本设计中12进制的计数电路也是由两个74LS192组成的十二进制计数电路。

(4).显示器
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极
显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。
(5).校时电路
当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”
的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒
和小时的正常计数。需要注意的时校时电路是由与非门构成的组合逻辑电路，
开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们
接入一个由RS触发器组成的防抖动电路来控制。

数字电子钟设计报告
S1
S2
功能
1
1
计数
0
1
校分
1
0
校时

2.3 电路参数计算
秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。
在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。
接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为 ：

当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：

    当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为     

本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.

3 结束语
通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。
刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。
在整个的设计过程中我充满了激情和用心。记得在电子电工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在Internt上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。
虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里，我会将其的实物在一个PLC板实现出来，当然也有可能做成一个成型的数字时钟哦.
最后，我要衷心的感谢唐老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。

4 参考文献
[1]阎石主编 《数字电子技术基础》（第5版） 高等教育出版社
[2]刘丽君 王晓燕主编《电子技术基础实验教程》 东南大学出版社
[3]卢结成等编《电子电路实验及应用课题设计》 中国科技技术大学出版设
[4]李维主编《数字电路课程设计及实验》 大连理工出版社
[5]百度文库