移位寄存器及其应用.doc

实验八 移位寄存器及其应用
一、 实验目的
1．掌握4位双向移位寄存器74LS194的逻辑功能及使用方法。
2．熟悉移位寄存器的应用——构成环形计数器和串行累加器。
二、 预习要求
1．复习寄存器及累加运算的有关内容。
2．了解74LS194的逻辑功能、移位寄存器构成环形计数器和串行累加器的方法。
三、 实验原理
1．移位寄存器
是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的是4位双向移位寄存器,型号为74LS194（TTL器件）或CC40194 （CMOS器件），两者功能完全相同，可以互换使用。74LS194的最高时钟脉冲为36MHZ，其逻辑符号及引脚排列如图8-1 所示：

图 8-1 74LS194的逻辑符号及引脚排列
其中：D0～D1为并行输入端；Q0～Q3为并行输出端；SR――右移串行输入端；SL－－左移串行输入端；S1、S0――操作模式控制端；――为直接无条件清零端；CP――为时钟脉冲输入端。74LS194模式控制及状态输出如表8.1所示：

表8.1 LS194模式控制及状态输出表

2、移位寄存器的应用
移位寄存器的应用范围很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和串行累加器的线路及其原理。
（1）环形计数器
把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图8-2所示。把输出端Q0 和右移串行输入端 SR相连，设初态为Q3Q2Q1Q0=1000，则在CP作用下，模式设为右移，输出状态依次为：
1000 0100 0010 0001

图8-2所示电路是一个有四个有效状态的计数器，这种类型计数器通常称为环形计数器。同时输出端输出脉冲在时间上有先后顺序，因此也可以作为顺序脉冲发生器。

图8-2 4位环形计数器
（2）串行累加器
累加器是由移位寄存器和全加器组成的一种求和电路。它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。图8-3是由两个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。

图8-3 串行累加器结构框图
设开始时，被加数A=AN-1…A0和加数B=BN-1…B0分别存入N+1位累加数移位寄存器和加数移位寄存器。再设进位触发器D已被清零。
在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：An=A0，Bn=B0，Cn-1=0，Sn=A0+B0+C0=S0，Cn=C0。
当第一个CP脉冲到来后，S0存入累加和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器输出为Sn=A1+B1+C0=S1，Cn=C1。
在第二个脉冲到来后，两个移位寄存器的内容又右移一位，S1存入累加和移位寄存器的最高位，原先存入的S0进入次高位，C1存入进位触发器Q端，全加器输出为：Sn=A2+B2+C1=S2，Cn=C2。
如此顺序进行，到第N+1个CP脉冲后，不仅原先存入两个移位寄存器中的数已被全部移出，且A、B两个数相加的和及最后的进位Cn-1也被全部存入累加和移位寄存器中。若需继续累加，则加数移位寄存器中需再一次存入新的加数。
四、 实验仪器与器件
1．TH-SZ型数字电路实验箱 2. 两片74LS194（或CC40194）
3. 双D触发器74LS74（或CC4013） 4. 全加器74LS183
五、 实验内容和步骤
1．测试74LS194（或CC40194）的逻辑功能
、S1、S0、SL、SR、D3、D2、D1、D0分别接逻辑电平开关；Q3Q2Q1Q0用LED电平显示，CP接单次脉冲源。按表8.2进行逐项对比测试。
表8.2
清除
模 式
时钟
串行控制
输 入
输 出
功能总结

S1
S0
CP
SL
SR
D3D2D1D0
Q3Q2Q1Q0
0
Ⅹ
Ⅹ
Ⅹ
Ⅹ
Ⅹ
ⅩⅩⅩⅩ

1
1
1
↑
Ⅹ
Ⅹ
d c b a

1
0
1
↑
Ⅹ
0
ⅩⅩⅩⅩ

1
0
1
↑
Ⅹ
1
ⅩⅩⅩⅩ

1
0
1
↑
Ⅹ
0
ⅩⅩⅩⅩ

1
0
1
↑
Ⅹ
0
ⅩⅩⅩⅩ

1
1
0
↑
1
Ⅹ
ⅩⅩⅩⅩ

1
1
0

↑
1
Ⅹ
ⅩⅩⅩⅩ

1
1
0
↑
1
Ⅹ
ⅩⅩⅩⅩ

1
1
0
↑
1
Ⅹ
ⅩⅩⅩⅩ

1
0
0
↑
Ⅹ
Ⅹ
ⅩⅩⅩⅩ

2． 4位环形计数器
参照图8-2进行连线，先用并行送数法预置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表8.3中。
表8.3
CP
Q3
Q2
Q1
Q0
0
0
1
0
0
1

2

3

4

3．串行累加器
按图8-4连接实验电路。、S1、S0接逻辑开关，CP接单次脉冲源，由于逻辑开关的数量有限，两寄存器并行输入端D3D2D1D0根据实验设备现有条件，进行接线。两寄存器的输出端接至LED逻辑电平显示插口。
（1）清零 令 =0，/RD=0，/SD=1。
（2）送数 令=S0=S1=1，/RD=1，/SD=1。用并行送数方法把三位被加数A2A1A0和三位加数B2B1B0分别送入累加和移位寄存器A和加数移位寄存器B中，然后进行右移，实现加法运算。
图8-4 累加运算实验电路
连续输入4个CP脉冲，观察两个寄存器输出状态变化，记入表8.4中。
表8.4
CP
A寄存器
B寄存器
Q0Q1Q2Q3
Q0Q1Q2Q3
0

1

2

3

4

六、实验报告及其要求
1．分析表8-2的实验结果，总结移位寄存器74LS194的逻辑功能并写入表格“功能总结”一栏中。
2. 分析串行累加器所得结果的正确性。
3. 写出本次实验心得。