计算机组成原理试题.docx

河北工程学院2009~2010 学年第一学期期末考试试卷 （B）卷
题号
一
二
三
四
五
六
七
八
九
十
总分
评分

评卷教师

一.填空题（每空1分，共10分）。
1．”计算机辅助设计”的英文缩写为 A . 。
2．动态半导体存贮器的刷新一般有集中式刷新 、分散式刷新 和A . 三种方式。
3．操作数由指令直接给出的寻址方式为A . _。
操作数的地址直接在指令中给出的寻址方式为 B. _。
4．一个1M×8 位的存储器，其地址总线和数据总线的和是A._ __根，其中地址总线为B.__ _ 根.
5. 一台计算机所具有的各种机器指令的集合称为该计算机A._ __。
6．主存与cache的地址映射有A._ __，B._ __，C.__ _三种方式。
二.选择题（每题1分，共25分，将选项填入下表中）
题号
1
2
3
4
5
6
7
8
9
10
答案

题号
11
12
13
14
15
16
17
18
19
20
答案

题号
21
22
23
24
25

答案

1. 机器数______中,零的表示形式是唯一的。
A. 原码 B. 补码
C. 移码 D. 反码
2.下列数中最小的数为______。
A.（101001）2 B.（52）8 C.（2B）16 D.（44）10
3.X= —0.1011，则[X]补为______。
A.1.1011 B.1.0100 C.1.0101 D.1.1001
4. 完整的计算机系统应包括______。
A. 运算器、存储器、控制器 B. 外部设备和主机
C. 主机和实用程序 D. 配套的硬件设备和软件设备
5.在CPU中，跟踪后继指令地址的寄存器是______。
A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器
6．EPROM是指______。
A. 闪速存储器 B. 只读存储器
C. 可编程的只读存储器 D. 可擦可编程的只读存储器
7. 计算机的存储器系统是指______。
A. RAM存储器 B. ROM存储器
C. 主存储器 D. cache，主存储器和外存储器
8. 外存储器与内存储器相比，外存储器______。
A.速度快，容量大，成本高 B.速度慢，容量大，成本低
C.速度快，容量小，成本高 D.速度慢，容量大，成本高
9.世界上第一台通用电子数字计算机ENIAC使用 作为电子器件。
A晶体管       B电子管       C大规模集成电路       D超大规模集成电路
10. 下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求
B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序
C.中断方式一般适用于随机出现的服务
D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作
11. 运算器的核心部分是______。
A. 数据总线 B. 多路开关 C. 算术逻辑运算单元 D. 累加寄存器
12. 中央处理器（CPU）是包含______。
A. 运算器 B. 控制器
C. 运算器. 控制器和cache D. 运算器、控制器和主存储器
13.世界上第一台通用电子数字计算机ENIAC使用 作为电子器件。
A晶体管       B电子管       C大规模集成电路       D超大规模集成电路
14.冯•诺依曼型计算机的设计思想是 。
A存储数据并按地址顺序执行    B存储程序并按地址逆序执行
C存储程序并按地址顺序执行    D存储程序并乱序执行
15.虚拟存储器可看作是一个容量非常大的 存储器，有了它，用户无需考虑所编程序在 中是否放得下或放在什么位置等问题。
A. 逻辑、辅存     B. 逻辑、主存     C. 物理辅存     D. 物理、主存
16.一条机器指令是由若干条微指令组成的序列（通常叫做 ）来实现的，而机器指令的总和便可实现整个指令系统。
A. 微操作      B. 微指令      C.指令        D. 微程序
17.寄存器堆栈是 中设置的一组专门用于堆栈的寄存器。
A. CPU        B. 高速缓冲存储器     C. 主存储器           D. 辅助存储器
18. 磁盘存储器的等待时间通常是指______。
A. 磁盘旋转半周所需的时间 B. 磁盘转2/3周所需时间
C. 磁盘转1/3周所需时间 D. 磁盘转一周所需时间
19.在主存和CPU之间增加cache存储器的目的是______。
A. 增加内存容量 B. 提高内存的可靠性
C. 解决CPU与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度
20.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块).每个主存块大小为32字节,按字节编址.主存129号单元所在主存块应装入到的Cache组号是______。
A.0 B.2 C.4 D.6
21.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址.现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则要上述规格的ROM芯片数和RAM芯片数分别是____
A.1、15 B. 2、15 C. 1、30 D. 2、30
22.相对于微程序控制器，硬布线控制器的特点是______。
A. 指令执行速度慢，指令功能的修改和扩展容易
B. 指令执行速度慢，指令功能的修改和扩展难
C. 指令执行速度快，指令功能的修改和扩展容易
D. 指令执行速度快，指令功能的修改和扩展难
23.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHZ，则总线宽度是______。
A. 10MB/S B. 20MB/S C. 40MB/S D. 80MB/S
24.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是______。
A. 5% B. 9.5% C. 50% D. 95%
25.下列选项中，能引起外部中断的事件是______。
A. 键盘输入 B.除数为0 C. 浮点运算下溢 D. 访存缺页
三．（10分）某双面磁盘，每面有220道，内层磁道周长为70cm，内层位密度400位/cm，转速3000转/分，问：（1）磁盘存储容量是多少？ （2）数据传输率是多少？
四．（10分）写出下列写入电流波形属于哪种磁记录方式
（1）

（2）

（3）

（4）

（5）

五．（10分）有一个64K×8位的存储器，由16K×8位的DRAM芯片构成（芯片是128×128结构）。问：
(1)共需要多少RAM芯片？
(2)画出存储体的组成框图。
六．（10分）用补码运算方法求x+y=？，x-y=?，指出结果是否溢出。
（1）x=0.1001 y=0.1100 (2)x=-0.0100 y=0.1001
七．（10分）基址寄存器的内容为2000H，变址寄存器的内容为03A0H,指令地址码部分是3FH,当前正在执行的指令所在地址为2B00H，请求出（1）变址编址（考虑基址）访存有效地址？（2）相对编址访存有效地址？
八．（10分）CPU执行一段程序时，cache完成存取的次数为4100次，主存完成存取的次数为160次。已知cache存取周期为30ns，主存存取周期为150ns。求：（10分）
1．Cache 命中率H〖H = Nc / (Nc + Nm)〗
2．Cache/主存系统的访问效率e〖e = 1 / [r+(1-r)H]〗
3．平均访问时间Ta。
九（5分）（1）某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为100MHz，总线带宽是多少?

一.填空题（每空1分，共10分）。
1．A. CAD
2．A. 异步式刷新
3．A.立即寻址
4. A．28 B.20
5．A.指令系统
6．A.全相联 B.直接 C.组相联
二. 选择题（每小题1分，共25分）
1. B C 2.A 3.C 4.D 5.B 6.D 7.D 8.B 9.B 10.A
11.C 12.C 13.B 14.C 15.B 16.D 17.A 18.A 19.C 20. C
21.D 22. D 23.B 24.D 25. A
三．(10分)解：（1）每道信息量=400位/cm×70cm=28000位=3500B （1分）
每面信息量=3500B×220=770000B （2分）
磁盘总容量=770000B×2=1540000B （2分）
（2）磁盘数据传输率，也即磁盘的带宽Dr=r·N
N为每条磁道容量，N=3500B （1分）
r为磁盘转速r=3000转/60S=50转/S （2分）
所以，Dr=r×N=50/S×3500B=175000B/S （2分）
四．(10分) 写出下列写入电流波形属于哪种磁记录方式（每答对一个2分）
1．改进调频制（MFM）
2．调相制 （PM）
3．不归零制（NRZ）
4．调频制 （FM）
5．见 1 就翻的 NRZ1
五．(10分)解：（1）共需：64/16 * 8/8=4片芯片 （3分）
（2）连接图如图A1
片内地址线：A13—A0 ；片选信号由A15，A14两位通过2:4线译码器给出；
8位数据线D7—D0并接。
A13 A0

CS3 CS2 CS1 CS0

D7—D0
CS0 CS1 CS2 CS3

A14 A15 图     A1
（7分）
六．（10分）解：（1）
[x]补= 00.1001 [x]补= 00.1001
+ [y]补=00.1100 + [-y]补=11.0100
[x+y]补=01.0101 [x-y]补=11.1101
因为双符号位相异，结果发生溢出。（3分） 所以 x-y=-0.0011。（2分）
（2）                               [x]补=11.1100 [x]补 =11.1100
+ [y]补=00.1001 + [-y]补=11.0111
[x+y]补=00.0101 [x-y]补=11.0011
x+y=+0.0101 （2分） x-y=-0.1101 （3分）
七．（10分）解：
（1）变址编址（考虑基址）访存有效地址=2000H+03A0H+3FH=23DFH （5分）
（2）相对编址访存有效地址=2B00H+3FH=2B3FH （5分）
八（10分）解：

1. Cache命中率
H = Nc / (Nc + Nm)
= 4100/4100+160) （4分）
= 0.96
2. r = tm / tc 表示主存慢于Cache的倍率：
r = tm / tc = 150/30 = 5
访问效率e
e = 1 / [r+(1-r)H]
= 1/(5+(1-5)*0.96)
= 0.862 = 86.2% （4分）
3．平均访问时间:
Ta = Tc/e = 30ns / 0.862 = 34.8ns
（2分）
九、（5分）解：
设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：（1分）
(1)32位=4Byte，
总线带宽Dr = D/T = D × 1/T = D×f = 4B×100×106/s = 400MB/s （4分）