第3章习题解答.doc

思考题与习题与题解
3-1 填空题
1.若要实现逻辑函数，可以用一个 1 与或 门；或者用 三 个与非门；或者用 四 个或非门。
2.半加器有 2 个输入端， 2 个输出端；全加器有 3 个输入端， 2 个输出端。
3. 半导体数码显示器的内部接法有两种形式：共 阴极 接法和共 阳极 接法。
4. 对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。

3-2 单项选择题
1.组合逻辑电路的输出取决于（ A ）。
A．输入信号的现态 B．输出信号的现态 C．输入信号的现态和输出信号变化前的状态
2.编码器译码器电路中，（ A ）电路的输出是二进制代码。
A．编码 B．译码 C．编码和译码
3.全加器是指（ C ）。
A．两个同位的二进制数相加 B．不带进位的两个同位的二进制数相加 C．两个不同位的二进制数及来自低位的进位三者相加
4.二-十进制的编码器是指（ B ）。
A．将二进制代码转换成0~9十个数字 B．将0~9十个数字转换成二进制代码电路 C．二进制和十进制电路
5.二进制译码器指（ A ）。
A．将二进制代码转换成某个特定的控制信息 B．将某个特定的控制信息转换成二进制数 C．具有以上两种功能
6. 组合电路的竞争冒险是指（ B ）。
A．输入信号有干扰时，在输出端产生了干扰脉冲 B．输入信号改变状态时，输出端可能出现的虚假信号 C．输入信号不变时，输出端可能出现的虚假信号

3-3 组合电路如图图3.45所示，分析该电路的逻辑功能。

图3.45 题3-3图
解：（1）由逻辑图写出逻辑表达式：
图(a)
图(b)
（2）由表达式列出真值表，见表3-1 (a)、(b)。
表3-1(a) 表3-1(b)

（3）分析逻辑功能：
由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。
由真值表(b) 可知，在输入四个变量中，有奇数个１时，输出为“１”，否则为“０”。因此该电路为四位判奇电路，又称为奇校验器。

3-4 组合电路如图图3.46所示，分析该电路的逻辑功能。

图3.46 题3-4图
解：（1）由逻辑图写出逻辑表达式：
图(a)
图(b)
（2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。
表3-2

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1

（3）分析逻辑功能：
由真值表可知，该电路为全加器，为全加器的和，而是进位信号。

3-5 已知输入信号a、b、c、d的波形如图3.47所示，选择集成逻辑门设计实现产生输出波形的组合电路。

图3.47 题3-5图

解：根据波形图，列出真值表如表3-3所示。
表3-3

a b c d

a b c d

0
1
2
3
4
5
6
7
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0
0
1
1
0
0
1
0
8
9
10
11
12
13
14
15
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1
1
1
1
1
1
1
0

将逻辑函数填入卡若图，如图3-5(a)所示，经简化可得，画出电路图如图3-5(b)所示。

图3-5(a) 图3-5(b)

3-6 是设计一个4输入、4输出逻辑电路。当控制信号时，输出状态与输入状态相反；时，输出状态与输入状态相同。
解：设为输入变量，为对应的输出变量，为控制信号。
根据已知条件：时，,
时，,（）
于是，可得：

既有
由于一般多用异或门，所以改写上式
于是可以得到逻辑电路图如图3-6所示。

图3-6

3-7 利用两片8线-3线优先编码器74HC148集成电路构成的逻辑图如图3.48所示。

图3.48 题3-7图

（1）试分析电路所实现的逻辑功能。
（2）指出当输入端处于下述几种情况时，电路的输出代码。
(a) 当输入端为0，其余各端均为1时；
(b) 当输入端为0，其余各端均为1时；
(c) 当输入端和为0，其余各端均为1时。
（3）试说明当输入端全为高电平1时和当而其余各端为高电平1时，电路输出状态的区别。
解：（1）由图分析， 电路构成16线-4线优先编码器，输出端为优先编码标志，当时表明输出代码为优先编码输出。
（2）不同输入时，电路输出状态分析：
(a) ，低位片工作，该片，总编码输出，即。
(b) ，高位片工作，该片，总编码输出，即。
(c) ，则优先编码，高位片工作，该片，总编码输出，即。
（3）输入端全为高电平1时和仅，电路输出状态分析如下：
在这两种输入条件下，高位片与低位片输出，不同的是：当输入端全为高电平1时，两片均为1，总编码输出，即，且，表明两片均无键操作，输出代码无效；当仅，低位片工作，该片，总编码输出，即，但，表明有键操作，输出代码有效。

3-8 试写出图3.49电路所示输出的逻辑函数式。

图3.49 题3-8图

解：由图直接可以写出表达式如下：

3-9 电路如图3.50所示，问图中哪个发光二极管发光。

图3.50 题3-9图

解：由图可知，74HC283为加法器，运算结果为1001，74HC85为4位数据比较器，比较结果，所以输出端，故LED3发光二极管发光。

3-10 某雷达站有3部雷达，其中和功率消耗相等，的功率是的两倍。这些雷达由两台发电机和供电，发电机的最大输出功率等于雷达的功率消耗，发电机的最大输出功率是的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。
解：根据题意分析可知，，，。列表3-10：
表3-10

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
0 1
1 0
0 1
1 0
0 1
0 1
1 1
根据真值表，可得卡诺图如3-10(a)(b)。

图题解3-10

由卡诺图(a)、(b)可得、的逻辑表达式：

所以，逻辑电路图如图解3-10(c)所示。

图3-10(c)

3-11 某化学实验室有化学试剂24种，编号为1~24号，在配方时，必须遵守下列规定：
（1）第1号不能与第15号同时用；
（2）第2号不能与第10号同时用；
（3）第5、9、12号不能同时用；
（4）用第7号时必须同时配用第18号；
（5）用第10、12号时必须同时配用第24号。
请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。
解：设24种化学试剂的代号分别为，并设有某号试剂时逻辑为1，反之为逻辑0，则由题意可得：
由（1）得，由（2）得；由（3）得，由（4）得；
由（5）得；则发出报警信号为：
，得电路图如图题解3-11所示。

图3-11

3-12 设计一个如图3.51所示五段LED数码管显示电路。输入为Ａ、Ｂ，要求能显示英文Error中的三个字母Ｅ、r、o（并要求ＡＢ=1时全暗），列出真值表，用与非门画出逻辑图。

图3.50 题3-12图

解：设、为输入变量，根据题意，列出真值表如表3-12所示。
表3-12
字母
形状
输 入
输 出

a b c d e
E
r
o
暗
0 0
0 1
1 0
1 1
1 0 1 1 1
1 0 0 1 0
1 1 1 1 0
0 0 0 0 0

由真值表写出各输出端的逻辑表达式如下：
， ， ， 。电路图如图3-12所示。

图3-12

3-13 4位数值比较器74HC85集成电路应用
（1）试用一片74HC85器件和必要的门电路实现2个5位二进制数的并行比较电路。
（2）试用两片74HC85器件和必要的门电路实现3个4位二进制数的比较电路，并能判别：①3个数是否相等；②若不等，数是否最大或最小。

解：（1）根据题意，将2个5位二进制数中的高四位，即和分别接入比较器的两参比数据输入端，而将和分别与的结果相或非后接至比较器级联输入端和上，并将接至比较器级联输入端上。电路图如图3-13(a)所示。

图3-13(a)

（2）根据题意，为了实现3个4位二进制数的比较，并按要求进行判别，可将A与B，A与C分别在两片74HC85器件中进行比较，并用门电路将两片比较器的输出组合成3种结果，即，，。若且，则有，；若且，则A为最大，；若且，则A为最小，。电路图如图3-13(b)所示。
图3-13(b)

3-14 试用74HC153组成八选一数据选择器。

解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于是需要用使能段端作为第三位地址码的输入端。其逻辑图如图3-14所示。

图3-14

3-15 试用3线-8线译码器74HC138和与非门分别实现下列逻辑函数。
（1）
（2）
解：（1）
（2）
电路如图3-15(a)(b)所示。

图3-15

3-16 试用八选一数据选择器74HC151分别实现下列逻辑函数：
1）
2）
解：（1）
（2）
电路如图3-16(a)(b)所示。

图3-16

3-17 试用3线-8线译码器74HC138和与非门实现如下多输出逻辑函数：

解：
电路如图3-17所示。

图3-17

3-18 试设计一个能实现两个1位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。
（1）用适当的门电路；
（2）用3线—8线译码器74HC138及必要的门电路；
（3）用双4选1数据选择器74HC153及必要的门电路。

解：根据题意可列出1位全加器和全减器的真值表如表3-18所示。全加和全减两种运算必须设置1控制信号，记为，并设作全加运算，作全减运算。
表3-18 全加/全减器真值表
M A B CI
CO S
M A B CI
CO S
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0
1 1
1 1

1 0
0 1
0 0
0 0
1 1

将加/减控制信号作为一个输入变量，可得出一位全加、全减器的输出函数如下：
，
（1）利用门电路设计，将给定的输出函数，利用卡诺图等方式化简，并进行逻辑变换，得到：

利用异或门及与或门构成的1位全加、全减运算电路，如图3-18(a)所示。

图3-18(a)

（2）用3线—8线译码器74HC138及必要的门电路设计；
，
电路如图3-18(b)所示。

图题解3-18(b)
（3）用双4选1数据选择器74HC153及必要的门电路设计：
电路如图3-18(c)所示。

图3-18(c)

3-19 判断图3.52所示电路是否存在险象。如果存在险象，如何克服？

图3.52

解：①对电路图3.52(a)，其逻辑表达式为：，当，，，所以存在静态1险象。在函数中增加冗余项项使函数变为即可，如图3-19所示。

图3-19

②对电路图3.52(b)，逻辑表达式为：，
电路有险象。可以采用封锁脉冲消除。
16