1、前三题为必做题，全为英文描述题干
1、写出电阻R、电容C、电感L的V/I关系式；
2、给出的电压值求NPN型三极管的、(晶体管的开启电压为0.7v)
Vb
Ve
Vc
0
10.7v
20.7v
3. 在满足深度负反馈的条件下，求出以下放大电路的.
整份试卷包含所有面试方向的题，最后一部分是IC layout方向的笔试题：
1. 简述CMOS的工艺流程
2. 给出nand2的管级图画出其layout。
3. 下图电路图中有两个MOSFET（MA and MB)假设每个MOSFET有两个gate finger，右下版图应如何连接，
2、才能使MA and MB匹配。
4. 画出不同的电流镜图，并简述各自特点。
面试时问到的问题
技术部：
1. 晶体管的工作原理
2. 你在青软实训学到了什么
3. 你觉得怎样布局、布线，该注意哪些方面
4. Latch-up的原理，形成示意图并提取其电路图
5. ESD的工作原理，做ESD时你觉得应该注意哪些方面
。。。。。。。。。。。。
负责人：一直不停地从你回答的话中找问题，问问题，
1. 自对准工艺（SALICIDE）原理，后做栅会出现什么后果
2. CMOS的工艺流程
3. Latch-up的原理以及防止措施， Guard ring的作用，保护作用具体是怎样做到的。
4. Bandgap的晶体管部分为什么做成方形
。。。。。。。。。。。。。。。。。
浙ICP备2021020529号-1 | 浙B2-20240490 
