PADS LAYOUT高级应用(ECO对比).docx

原创教程之PADS LAYOUT高级应用（1）导入网表/元件值/ECO对比功能使 用

在推出我的第二个原创教（PADS拼板）后，短短两个多月时间，每天都有人下载，也

得到不少人好评，在之后有很长一段时间没有出新的教程，这期间有不少网友向我留言说,

你的教程写的还不错，很期待你出新的教程，什么时候出呀•••.•发现类拟留言的人还不少，

首先对热心的网友对我的肯定，我表示感谢！在这里我说明一下，写PAD S教程是我的业余

爱好，我正当职业是一名PCB设计工程师，平时大部分时间在忙案子，我只有在闲的时候

为大家写教程，但只要有时间我就会写新的教程，写一点放一点，毕竟写好一个教程需要花

上很多时间与心思，所以未能及时出新的教程请大家谅解。

在2012年的第一天，我决定写第一个PADS LAYOUT高级应用教程，这里主要着重讲

书本上没有的或者是书上讲得不是很详细的部分，我以图片 +文字+解说的方式与大家见

面，内容尽量写的通俗易懂，希望我的教程对正在学这门技术的人能带来意想不到的收获,
也希望我的教程可以让你们学以所用。

PADS LAYOUT高级应用（1），主要讲从ORCAD导入网表/元件值/ECO对比功能使用；
为什么要讲orcad导网表呢？有的人说怎不讲pads Logic导网表，因为oread的原理
图设计部分capture CIS被业界视为最优秀的原理图工具之一，界面好看，易上

手，操作方便，仿真等功能强大，据不完统计光在深圳大大小小的公司与方案商
使用O RCA D画原理图约占百分之八十左右，个人也认为ORCA D比PADS Logi好用，如

何想从事电子或单PCB LAYOUT，ORCAD CAPTURE原理图工具是一定要学会的，好了今

天我们就从ORCAD导PAD S格式网表开始。
置 File Desi gji E di t Vi ew Tools Accessories Reports Opti ons Window Help
T］墜I剧|仪|嗑I 願回塁I透］国 里］Jj

PCB
O File
Hierarchy
曰…亡I H e e i gn Re e ourc e e I白..弱一
白•l2j SCHEMATIC 1
臼 FAGE1
当…C_l Heei gn Cache
O Libr：n-y
O Outputs
...... r^~l Ref er enc e d Proj ects
e: '小版“粕iy功放'音调桓+卡拉口蛾上音调根+卡拉8
然后在这里选PADS的
网留格式-

点它输出网络表
-r ar + ：dlue
Combined property

-FLE Footprint
Combined propeij/z

n呂辺也］］

| [PCB Footprinti■，微BHfl

Other
Formatters:
Ipadspcb. 'dll
letli
-Opti oils
Allegro J EIHF 2 0 0 | INf | Layout | FSpice | SPICE | Verilog) VHDL
intergi'a. >111 rrniltiwir. >111 oh'ilnet. >dll
All
COPY_ 下
Create FADS
『I- -1
加一个逗号
,然隹1粘贴 在后面。
pcad. dJ.1 pcaiinlt. i£Ll pcbii. -ill 二J

注意；这个步県芸把算理圣上的’ 元件值导入PCB中。
Version： 9.00 May 6 2005 Netli st 匚 Vi ew Outpu-
K丄■小板功放I音调极+俱如贼I音调板+卡拉口曝.皿
旦rowse. . . I

Netli st 口 Vi_ew Outpu-
丘：L小板H WIY功放'音调极+卡拉CI賊'音调极+卡拉DK板.CMF

I 确定 I
取消 I
帮助

原创教程之PADS LAYOUT高级应用（1）导入网表/元件值/ECO对比功能使用
:I &le I Edit 乂旧* Setup Tools He^
H D| New Ctr/N 虹.—I Q I —佥 I 区 E 囲
d Open... CVkO pT
财海 打开i个新的PCB窗口
「Import... ]_ 在 PCR 中选导入
...
Start-up

EM嘲1A 音 g 音週校 Lpcb

原创教程之PADS LAYOUT高级应用(1)导入网表/元件值/ECO对比功能使用
「加+At+F
二A" A
tr+心
“nee
図［
aBCCNBB
sg「t Pn phz
select Danqinq Routes
sefect isolated stitchinq vias
detect Trazes/Rns
□etect LhroutesVPns
zwct DDCimentation
汕「t Bocvd Outine
杰齐/\「5
nnn..
姚 ct Amthnc
refect Ccrrconents
see ct Custers
务兀件进仃打散，先点
就标右键然后选Select
Loniponents
Beect Lhicns/Components
see ct T racQSjRns/Unroutec
Setect Phs/Vias/Tack?
Select Shapes

Edit Decal
Move
Ctrl+E
Radial Move

Rotate 90
Ctrl+R
Rotate Group 90

Spin
Ctrl+I
Flip Side
Ctrl+F
Flip Group

Align...
Ctrl+L
Nudge...

Show Rules...
Make Reuse
Create Cluster
Create Union
Create Array Move Sequential Auto Place...
Ctrl+K
Ctrl+G
Save to Library...
Unroute Attached Segments
Deselect Glued
Select Reuse
Select Cluster Parts
Select Union
Select Pin Pair

选择元件然后 拖拽把下框中 的元件全部选 中，然后点鼠 标右键选，. Disperse 进行 打散操作Q

Select Nets
Cancel

I
謂霧繍豪麗元囂籍椭 的参数。

I Output Window I
…亨
SDIP-36-500 ； Top ；
W：10 G：1OC

我们之前在导网表时已把值加上了，所以导到PCB可以显示元件值。
这是画好后的PCB图， 由于我们的重点是讲导 网表，与如何显不值的 方法，PCB布局布线过 I程我将跳过，后续讲到 I与布局方面的我会再重 点讎说口
很多人问我，为什么在 导网表时要把值选上， 把值导入PCB中的主要 好处是方便调板，维修 ,以及在开发前期时为 手工贴样板时带来极大 方便口在下面的教程我 将会教大家如何出贴板 图，请大家用心看。
-!□! x|
Assign All
Palette...
Detault Palette
Eocom
do-L
S_nod8lg>l>f slalnq_Jlgl
OJIdAJ. 8EeN 苞 N EnN UIQZI .S8IQI園
s.121」山 Mddool
1XICPI.L
S8U 一_JI 豈>
speIQ-l
值以掉位较 d件不可关，比 1兀提时示孔示 r为。值显过显 【栏框件的，样 一示元关线这 这显示相走，。 “中色曰k不如等观 在把，号直
Visible
Layers/Object Types
1 Top
2 Bottom
103 Layer」03
104 Layer_104
105 Layer_105
106 Layer_106
107 Layer」07
108 LayerJ08
config厂
Other
Background ■ Board Outline
Selections _| Connection .
Highlight

Show net names on F Traces I- Vias V Pins
OK
Appb*
Help
Cancel

设色点们有件息为？，为有值，继看 们颜再我没元信是呢急因没出数家下 我好后，现现的这么要是们载参大往 当置项0K发岀值，什不这我加的请续a
〔」・
fL
目日行

此时我们先点右键选元件，然后从板的左上 角往右下角拉，此时把反内所有元件全部选 中，这时我再点鼠标右键点Add New label..
0 Cyde 窗 Properties.
Attrtoute...

Alt+< Enter >
Edt Decal
4* Move
Ctrl+E
农、Racial Move

Rotate 90
Ctrl+R
Rotate Group 90

Spri
Ctrl+I
FhpSide
Ctrl+F
Fkp Group

Aigi...
Ctrl+L
Nudge...

Disperse

Show Rules...

Make Reuse

Create Cluster
Ctrl+K
Create Union
Ctrl+G
Create Array

Move Sequential

Auto Place...

Save to Library...

Unroute Attached Segments
Deselect Glued

Select Reuse

Select Cluster Parts

Sdect Union

Select Pin Pair

Select Nets

Cancel

1 Add New Label...

■e> Port Label

Allnbule
Value lor rruti^e
Show |Vdue 二]
Fcnt
|d: Yeftical:
[Ldl 3 I Down 3
Ri 小 I reacing
6 Nene C Orlhogonal L Angled
OK I Caned I Help
o
1—
M63839
10V
J_fs2200UF
4
CJ
2,2 pF
35®
■O
irm
I*
r^njj34 p2 0,^0, 半討酉目
的，在这里因时间关系，过程我就不写出来了，请大家自已练习，掌握其中要领。
特别提示：有时我们在导完值后，在移元值丝印时有发现移不动的现象，经过摸索找到一个解决方法, 先调出颜色示框，把不相关的显示全部关掉，只留元件值项显示，在PCB中把元值丝印全部选中，然后 按CTRL+E把绘印稍微移动一下再放下，此时所有元件值就可以进行移动了。
Display Colors Setup
Selected Color
TL了8Q5
220UF/25V
Palette...
元件值显示冬
Default Palette
-Ini x|
Assign All
Layers.iObject Types
s p cu CL
一善 stDIun SBI>I S2B」_L
ED富 旨一 slnDdoil塁 SHnq 巨■<■-
Ml BEEN lCDIN .EnN UOZI luJIlylILJI.』!Il'lllxl s」ol」」山 Mddolol
Visible Onl'ri* | | | ||
VR-3P-丄盅?
Top
I J丨丨_i**s匠g蛀，
A
嘉
104
105
藉当号入值言不能进行丝印彩前时「 岩请先把不相关的显示关掉，只留元 件值项，设置完后在PCB中把元件 f值丝印全部选中再按CTRL+E进行稍
微移动后放下就可以了
Bottom
Layer_103
Layer_104
Layer_1 05
Highlight
Show net names on 厂 Traces 厂 Vias 厂 Pins
OK
Apply
NC/3^
3PIN-2.5WU

1L7805
Mgc-jIN 禹
区I
22OOUF/25V 变成470UF/25V
，请继续往下看。
31
R1
o
我们演示如何把图中
AV1-S,4-
_1 TT_k T u d —RI —
在开发前期我们经常要对元件参数/网络，封装等进 i行修改，那么我们已导入好网表的PCB怎么办呢？有 |的人会说：可以手工更改，直接在PCB上更改更快； ；没错是可以这干，但我极力反对这么做,这样做如果: ,只是进行一个小修改是可行，但进行，稍大一点修改 会极易出错，最关键的是原理图与PCB不能同步，对 资料整理后序档案共用都会带来麻烦，所以不建议手 动在PCB上更改，好了你说手工更改不好，那用什么 可以同步更改呢？ 不用手动在PCB上更改，我们有
更好的工具，Compar/Eco....工具，下面就从更改上 图中的2200UF/25V电容值开靖力大家讲ECO如何同步
LE
LE
D1 D
2K
k 八.
xz
xz
fMi
1N
40
07
Di splay Froperti es
J.
2
3
N26
M2

【・
2200UF/251

3P
-2.5
4mm
3pin-2.54mm
IName: Value
Value:
'isplay Format
E Do Not Display
<• Value Only
C Name and Value
C Name Only
C Both if Value Exists
AGN
首先在原理中找到要修改元 件的值，然后双击，把 2200LF/25V 改成470UF/25V
-3,4-SD
□K
-Font—
Arial 7 (default)
Change... I
i-Color-
Default
EC：：£
-Rotation—
0+
C g(r
Cancel
Help

s
.劉JlW凰 到負 m|H| i u
凰剑剑＞|敏|切際国議|m|
互圏鱼1钮

| 门 File Design Edit View Tools Accessories Reports Options Window Help
識編讀聚謐存’然后点项目窗口'

jj Capture CIS -［音调板+卡拉。成］

I
日•••口 SCHEMATIC 1
I : ..& PAGE1 由…亡］Heei gn Cache
O Library
p］- Cj Output 5 ! ® e：\d^\l\diyH］放‘音调极+卡拉访损L音调根+卡拉我极.E二
......1°~1 Re £ er enc e d Pr oj acts

J
a

図
図

聾E:\小叔。顼mb放'音调杼+卡将OK«\1音调板+卡狡0庞pcb* - PADS Layout
mm |(H)Top
File Edit View Setup
，'物 m Q 题8| 国 CQQj
itor
ECO Options...
尸
Macros
Basic Scripts
Verify Design,..
Compare Test Pcnts...
DFT Audrt...
D 凶Designer..,
Analysis Manufacturng PADS 艮outer,..
Pour Manager..
Assembly Variants...
Update from Liferary...
Customize...
Options... Ctrl+< Enter >
Clyster Raceme
Cluster Manager...
Disperse Ccmporents
Leng出 Minimization Ctri+M Nudge Components
此时我们打开老的PCB, 点TOOLS-Compare/ECO..
---
JJUnuHrhE 荏fg是♦ I

^7 Coapare/ECO Tools
Documents | Comparison | Update |
ASCII Filename p.asc]:
|E:'小板WDIV功放信调极+卡拉I：代根F音调损+卡
Ongiridl Design to Compare and Update
O Use Current PCB Design _ _—

Original Design File (x.pcb, x.asc):

E: VI、板I物放带调板+卡拉口 K龄音调税+卡』
Browse...

New Design with Changes
Use Current PCB D毕ign
New Design File (x.pcb, x.asc):

E：V]^M234.pcb
Browse...
J

Output Options—
厂 Generate Differences Report F Gen田剛已 ECD File
ECO Filename (x eco):
E:\4<\1234.eco
I这里是新的PCB,也就是说
I用这个PCB作为参考，对比 更改部分。

Attribute and Design Rule Compdrisun Level 回 Compare Attributes I □ Compare Design Rules
Tools
i我们想逋过对
油原来 |2200UF/25V^ I成 470UF/25V 提示:在对比 削要按右图进 彳丁设置令
h r J ■. ■
Cancel
Documents Comparison Update]
PADS Logic Comparl
Compare Part and Nt
Cumpdrison Options
0 Compare only ECO Registered Parts 0 Compare Part Decals 回 Compare only ECU Registered Attributes
Name Comparison Options
@ Compare Net Names and Reference Designators. Rename as Necessary
Q Compare Net Names and Reference Designators. Prefer to Add or Delete Parts Instead of Flenaming
Q Compare Connectivity and Topology (not names). Flename as Necessary
Tip: Use this option when parts and nets have been renamed and minimal interconnect changes were performed.
Unused Pins
I I Ignore the Unused Pins Net Net Name: |nOT_CUNNECTED
Comparison Type PADS Logic Object Types
□NL」E$ignwLl|j|ect lyp&s 司I匸I bject T叩戲
lt2200UFZZ5V
— N27
ma

在C omparison项设置好参数后，切换到Document s界面，设置好原档与新的（被参考文件 件）及ECO输出的存放路径后，点Run就可以了，点Show Report可以显示输出报告
oapara/HCO Tools
Document Comparison j| Update

LGYV WIWI
□ Ur Cuirenl PCB 皿初
New Design File (r.pcb. B«ct

EM、板 \1234pcb
Brome..

Oiiginal Design Io Compae and Update
□ Us Currenl PCB
Oiiginal Design File「pcb. \asc)
EM瀬\1\DIYW\音调祇♦卡拉OK核'音调祇•卡]| [ Brome...
Output Options
0 Generate Diffeierws Report
Pl Generate ECO File
ECO Filename (K.ecot
E：VI、拔 \1234.eco
Browse...
K6
Process Status
2：显示报吿
/ Producing ECO file 切 cccnpatrng Designs
L运行
FRARPN Diffprftnce$ found
Show Report
Cancel ] | 職 |

这是输出报告，里面有详细的差异清单，最好把这个报告保存，方便以PCB及原理图后查 错，选记事本打开。
完成上面操作后，现在我需要把之前生成的ECO导入PCB中

/导入ECO文件后，在
PCB上W以看到EC58的伯: L1 史改为 470UF/25V
网io
D669
20UF/25>
200P
334
(70UF 伊/
O K
3 O
i寸 g.z—N一錦
O K
导入ECO后可以看出原EC58/2200UF/25 V已成功更改为470UF/25V，到此PCB TO PCB的 ECO对比就讲到这里，另提示一下：原理图上修改线路，添加删除元件，更改封装，网络 等，都可以用这种方法同步PCB,这里不再重复讲解，大家多多练习，多摸索，举一反三。

接下来我跟大家讲另一种方法，直接用ORCAD原理图同步PCB
例如在原理图上我们删除了JK6,在同步更新PCB前，我们需要生成网络表，在Create PADS BGAnetlis t中勾选。
由|>只二巨 QHOUJ三
CO ■ H
CN29
5
~~C1 71
1 04
c
2
AG ND
1
-TP -

3pin-2'.D4mm
2
AG ND
1
-TP

3
3pin-2.54mm
例如：我们在修改原 理图时删除了 JK6, 现在我们来吏浙LlWII 好的PCB设计图
B-Q
-
D e s i gn Fie s our c e e
劉.倩调微卡拉。域.dzn
SCHEMATIC 1 国 FAGE1
El e e i gn Cache
Create Hetlist
Libr：di_y
Outputs
R亘ferern：ed Froj ects
EHIF 2 0 0 I1TF
Formatters:
Opti
SFICE Verilog VHEL
「Fart V：aliie
Combined property
I {V：ilne}
Other
FCB Footprint
Combined property string：
I [FCB Fc-otprirLt}
选PADS网络格式*
tutm-e. dll hilo. dll iriteladt. d iritergra. i multi胃ir. dll ohidlrLet. illl
adsZk. -ill
提示w原理图S
打开原PCB，在工具栏点Tools——Compare/Eco，调出 Compare/ECOTools 窗口

从报表可以看出，新的网表与原来PCB对比后里没有了JK6,同时原
来N07749的网络名变了。
接下来我们导入
ECO.
JK导EC后动除 原在入已自删了

:原理图直接对比PCB方法只适合PADS2005以下版本，07以
（9.2/9.3也试过）我们发现一个问题，就是当你的库中的二
极
管与三管的PIN釆用字母命名方式时，PCB这边不能正确识别，导 致PCB与这两种封装相关的网络全掉，到目前我还没有找到解决方 法，你们在PCB设计时一定要注意，检査你们的档案中的二极管与 三极管的PIN是不是釆用字母命名式，如果是请慎用2005以上PADS 直接用原理图与PCB对比，建议最好釆用第一种ECO对比方法
(PCB TOPCB)，这样虽然多了一个步骤，但不会出