2024年自考计算机组成原理试题及答案.doc

全国7月高等教育自学考试
计算机组成原理试题
课程代码：02318
一、单项选择题(本大题共15小题，每题2分，共30分)
在每题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多项选择或未选均无分。
1.运算器和控制器合称为( )
A.主机 B.外设
C.ALU D.CPU
2.若十进制数为73，则其对应的二进制数为( )
A.1001010 B.1001001
C.1010100 D.1101001
3.若十六进制数为1A，则对应的十进制数为( )
A.16 B.17
C.26 D.3l
4.补码加法运算是指 )
A.操作数用补码表示，符号位单独处理
B.操作数用补码表示，连同符号位一起相加
C.操作数用补码表示，将加数变补，然后相加
D.操作数用补码表示，将被加数变补，然后相加
5.动态RAM存储信息依托的是( )
A.电容 B.双稳态触发器
C.晶体管 D.磁场
6.下列存储器中，属于半导体存储器的是( )
A.硬盘 B.动态存储器
C.软盘 D.光盘
7.对于容量为8KB的存储器，寻址所需最小地址位数为( )
A.2 B.3
C.12 D.13
8.一条机器指令中一般包括的信息有( )
A.操作码、控制码

B.操作码、立即数
C.地址码、存储器号
D.操作码、地址码
9.下列指令助记符中表示减法操作的是( )
A.ADD加 B.SUB减
C.AND与 D.NEG补
10.从主存中取回到CPU中的指令存储位置是( )
A.指令存储器 B.状态存储器
C.程序计数器 D.数据存储器
11.指令执行所需的操作数不会来自( )
A.指令自身 B.主存
C.存储器 D.控制器
12.微程序控制器将微程序存储在( )
A.主存中 B.存储器中
C.ROM中 D.RAM中
13.在一个串行传输系统中，每秒可传输12个字节的数据，其比特率是( )
A.8bps B.12bps
C.96bps D.任意
14.并行接口是指( )
A.仅接口与外围设备之间采取并行传送
B.仅接口与系统总线之间采取并行传送
C.接口的两侧均采取并行传送
D.接口内部只能并行传送
15.在磁盘中实现输入输出的数据传送方式( )
A.只采取程序查询等候方式
B.只采取程序中断方式
C.只采取DMA方式
D.既有DMA方式，也有中断方式

参考答案
1-5: DBCBA 6-10:BDDBA 11-15:DCCBC

二、名词解释题(本大题共3小题，每题3分，共9分)
16.随机访问存储器(RAM)
17.地址码
18.指令周期
参考答案：
16.p62 17.p97 18.p119

三、简答题（本大题共6小题，每题5分，共30分）
19．什么是定点数？它有哪些类型？
20．计算机中层次化的存储系统分为哪几层？
21．依照一条指令中地址码的数量，可将指令分为哪几个指令？
22．微程序控制器重要由哪些部分组成？
23．什么是总线？总线上有哪四种基本传输方式？
24．中断与子程序的调用区分在什么地方？

参考答案：
19.P13 20.P76 21.P97
22.133 23.(1)P141 (2)P143 24.P167

四、简单应用题（本大题共2小题，每题9分，共18分）
25．用原码一位乘法进行5×8的四位原码乘法运算，要求写出其运算过程。
答：(P40) R0=0000、R1=8=(1000) R2=5=(0101)
循环
步骤
乘积(R0 R1 p)
0
初始化
0000 1000
1
1B: 加0
0000 1000
2:右移一位
0000 0100
2
1B: 加0
0000 0100
2:右移一位
0000 0010
3
1B: 加0
0000 0010
2:右移一位
0000 0001
4
1A: 加r2
0101 0001
2:右移一位
0010 1000
26.设有单总线结构计算机的CPU数据通路及其与存储器的迮接结构如下图所示，其中，R0～R3为通用存储器，IR为指令存储器，PC为程序计数器，Y和Z为暂时存储器，MAR为存储器地址存储器，MDR为存储器数据缓冲存储器。试写出指令LOAD R3,MEM的执行流程(其中MEM为内存地址值)。指令功效为将存储器MEM中的数据送到存储器R3中存储。

解：（1）PC→MAR
（2）PC+1→PC
（3）DBUS→MDR MDR→IR
（4）IR（地址段）→MAR
(5)DBUS→MDR MDR→R3

五、存储器设计题(本大题共1小题，13分)
27.用lK×8位／片的存储芯片组成4K×8位的存储器，地址线为A15(高)～A0(低)。
(1)需要几片这种存储芯片?
答: 4K×8/( lK×8)=4片
(2)存储器共需要几位地址?是哪几位地址线?
答：4K×8=215 ，需要15位，A12(高)～A0(低)是地址线
(3)加至各芯片的地址线是哪几位?
答：加至各芯片的地址线是A12(高)～A0(低)
(4)用于产生片选信号的地址线是哪几位(译码法)?
答：用于产生片选信号的地址线是A14(高)～A13(低)