1、5 习题参考答案
5.1 分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。
图5.39 题5.1图
解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1
状态方程：，，
状态转换图：
功能：同步二进制加法计数器，可自启动 。
5.2 试求图5.40所示电路的状态转换表和状态转换图。说明X=0 及X=1时电路的逻辑功能。
图5.40 题5.2图
5.3 试分析图5.41时序电路的逻辑功能。X为输入变量。
图5.41 题5.3图
5
2、4 试分析图5.42所示时序电路的逻辑功能。
图5.42 题5.4图
解： 驱动方程：，K0=1, , , J2=1, K2=1
时钟方程：CP0= CP1=CP ,CP2= Q1
状态方程：，，
状态转换图：
时序图:
功能：异步七进制计数器，可自启动。
5.5 用JK触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。
图5.43 题5.5图
解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。计数
3、器采用同步二进制加法计数器，其状态方程如下：
采用JK触发器，把上述状态方程与其特性方程比较系数，可见J0=K0=1，J1=K1= Q0，设计电路如下：
分析图示电路，可得其工作波形如下所示，可见满足题目要求。
5.6 试用双向移位寄存器74194构成6位扭环计数器。
解：作状态转换图如下：
用74194实现，首先扩展成8位移位寄存器；其次反馈形成扭环形计数器；解决启动的方法可采用清零或者置数法。此处采用清零法。
5.7 由74290构成的计数器如图5.44所示，分析它们各为几进制计数器。
图5.44 题5.7图
解：CP1=CP, S91= S
4、92=0，R01= R02= Q3。电路的基本连接形式是5进制计数器，采用反馈清零法形成4进制计数器。其状态转换图如下：
CP1=CP, S91= S92=0，R01= Q1 ，R02= Q2。电路的基本连接形式是5进制计数器，采用反馈清零法形成3进制计数器。其状态转换图如下：
CP0=CP, CP1= Q0，S91= S92=0，R01=R02= Q3。电路的基本连接形式是10进制计数器，采用反馈清零法形成8进制计数器。其状态转换图如下：
CP0=CP, CP1= Q0，S91= S92=0，R01= Q0，R02= Q3。电路的基本连接形式是10进制计数器，采用反馈清零法
5、形成9进制计数器。其状态转换图如下：
5.8 试画出图5.45所示电路的完整状态换图。
图5.45 题5.8图
解：EP=ET= 1，RD=1，LD= Q2，DCBA= Q3100。电路采用反馈置数法，且2次所置的数不同。采用反馈置数法形成10进制计数器。其状态转换图如下：
5.9 试用74161设计一个计数器，其计数状态为0111～1111。
解: 作状态转换图，并作电路图如下:
5.10 试分析图5.46所示电路，画出它的状态图，说明它是几进制计数器。
图5.46 题5.10图
解: 分析图示电路，可见采用反馈清零法实现10进制计数器，其
6、状态转换图如下:
5.11 试用74160构成二十四进制计数器，要求采用两种不同的方法。
解：74160为同步10进制加法计数器，功能表及管脚与74161相同。实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24进制计数器。
反馈清零法：LD=1，
反馈置数法：RD=1， DCBA=0000
讨论： 也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。
5.12 试设计一个能产生011100111001110的序列脉冲发生器。
解：采用计数器 ＋ 数据选择器
7、的实现途径。按题意应有一个15进制计数器和一个16选1数据选择器。计数器采用74161通过反馈置数法实现，数据选择器采用2片74151扩展构成。电路图如下：
5.13 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表5.14规定的顺序转换状态。表中的1表示灯“亮”，0表示灯“灭”。
解：分析题目要求，方案一 可用8进制计数器和3个数据选择器实现；方案二 用计数器和门电路实现。此处采用方案二设计电路如下。
5.14 试用JK触发器和与非门设计一个11进制加计数器。
解：作状态转换表如下：
K0=1
5.15 试用JK触发器（具有异步清零功能）和门电路采用反馈清零法设计一个9进制计数器。
解：依据题意，先用4个JK触发器组成4位二进制计数器，然后利用反馈清零法实现9进制计数器。
上述电路存在的问题是：如果FF0或者FF3先清零，则RD端的清零信号消失，FF1、FF2可能达不到清零的目的。改进的电路如下图所示，电路中利用了基本RS触发器的记忆功能。
40
浙ICP备2021020529号-1 | 浙B2-20240490 
