集成逻辑门电路..ppt

数字电路及逻辑设计,逻辑门电路,第3章 集成逻辑门电路,3.1,基本逻辑门,3.2,TTL,集成门电路,3.3,CMOS,集成门电路,门电路是构成组合逻辑电路的基本单元，学习中注意理解各种基本逻辑门的工作原理和逻辑功能。,学习目的与要求,3.1,基本逻辑门,最基本的逻辑关系只有三种，就是我们在第,1,章向大家,介绍的与逻辑、或逻辑和非逻辑。能够实现上述逻辑关,系的基本逻辑门相应为,与门,、,或门,和,非门,。,（,1)“,与”门,当门电路用二极管、晶体管和电阻等分立元件构成,时，称为分立元件门电路。目前电子工业的飞速发展和,集成电路的日新月异，分立元件门电路几乎都被集成门,电路所取代。但是，为了更好地理解和掌握基本逻辑门,电路的工作原理和逻辑功能，我们仍用分立元件的门电,路剖析基本逻辑门的电路组成及逻辑功能。,D,1,A,D,2,B,U,CC,R,F,“,与,”门电路,一个“,与,”门的,输入端,至少为两个，,输出端,只有一个。,输入中只要有一个为低电平,0,时，该低电平二极管就会迅速导通，输出,F,将被钳位到低电平,0,；其余为高电平的输入端，其端子上串接的二极管呈,截止态,。,输入全部为高电平,3V,时，输入,端上串接的二极管同时导通，输,出,F,被钳位在高电平“,1,”,。,“,与,”门逻辑电路图符号,F,&,A,B,注意：,分析过程中与门电路,输入,端上串接的二极管，都是按理想,二极管处理的，即导通后管压降,为,0V(,实际硅管,0.7V,，锗管,0.3V),。,0V,3V,0.3V,反偏截止！,3V,3V,3V,（,2)“,或”门,D,1,A,D,2,B,U,CC,R,F,“,或,”门电路,一个“,或,”门的,输入端也是,至少为两个，其,输出端,只有一个。,输入中只要有一个为高电平,3V,时，串接其上的二极管则迅速导通，输出,F,将被钳位到高电平,1,；其余为低电平的输入端，其端子上串接的二极管呈,截止态,。,输入全部为低电平,0,时，输入,端上串接的二极管同时导通，输,出,F,被钳位在低电平“,0,”,。,“,或,”门逻辑电路图符号,F,1,A,B,注意：,电路中二极管的极性画法,和与门电路的区别，所有管子都,是按照理想二极管处理的。,3V,0V,3V,反偏截止！,0V,0V,0.3V,（,3)“,非”门,T,R,C,U,BB,+,U,CC,R,B1,R,B2,A,F,“,非,”门电路,输入变量,A,为高电平,3V,时，三极管饱和导通，,I,C,R,C,+,U,CC,，因此输出,F,为低电平,0.3V,；,当输入变量,A,为低电平,0V,时，,三极管截止，输出,F,+,U,CC,，显,然为高电平,+,U,CC,。,3V,0.3V,饱和导通,0V,+,U,CC,截止不通,由图可看出，一个“,非,”门的输入端,只有一个,，输出端也只有一个。,“,非,门逻辑路图符号,F,1,A,非,符号,3.2 TTL,集成门电路,分立元件构成的门电路，不但元件多体积,大，而且连线和焊点也太多，因而造成电路,的可靠性较差。随着电子技术的飞速发展及集成工艺的规,模化生产，目前分立元件门电路已经被集成门电路所替代。,采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。,按导电类型和开关元件的不同，集成门电路可分为,双极型集成逻辑门,，例如：,TTL,电路 和,单极型（或,MOS,型）集成逻辑门,，例如：,CMOS,电路两大类。,两种常用的,TTL,与非门集成电路芯片管脚排列图,(a)74LS00,与非门芯片管脚排列图,电源,1 2 3 4 5 6 7,&,&,&,&,14,13,12,11,10,9,8,地,&,&,1 2 3 4 5 6 7,1,4,13,12,11,10,9,8,电源,地,(b)74LS20,与非门芯片管脚排列图,型号中,74,是指标准型系列,TTL,芯片；,L,指低功耗；,S,表示肖,特基。其中,74LS00,中包含四个,2,输入的与非门；,74LS20,包括,两个,4,输入的与非门。芯片中的,电源,线和“,地,”线均为公用。,(1)TTL,与非门的内部结构,逻辑电路的输入端和输出端都采用了半导体晶体管，称之为,T,ransistor-,T,ransistor-,L,ogic(,晶体管,-,晶体管,-,逻辑电路,),，,简称为,TTL,，,TTL,集成逻辑门是目前应用最广泛的集成电路。,3.6V,0.3V,R,4,R,3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),1),TTL,与非门,输入级,中间级,输出级,TTL,与非门内部电路组成结构图,R,4,R3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),输入级由多发射极晶体管,T,1,和电,阻,R,1,组成。所谓多发射极晶体管，,可看作由多个晶体管的集电极和基,极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极,的发射结可看作是多个钳位二极管，其作用是限制输入端可能出,现的负极性干扰脉冲。,T,l,的引入，不但加快了晶体管,T,2,储存电荷,的消散，提高了,TTL,与非门的工作速度，而且实现,“与”逻辑,作用。,R,4,R,3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),中间级由电阻,R,2,，,R,3,和三极管,T,2,组成。中间级又称为倒相极，,其作用是从,T,2,的集电极和发射极,同时输出两个相位相反的信号，作为输出极里的三极管,T,3,和,T,5,的,驱动信号，同时控制输出级的,T,4,、,T,5,管工作在截然相反的两个状,态，以满足输出级互补工作的要求。三极管,T,2,还可将前级电流放,大以供给,T,5,足够的基极电流。,R,4,R,3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),输出级由晶体管,T,3,、,T,4,和,T,5,，,电阻,R,4,和,R,5,组成推拉式的互补输,出电路。,T,5,导通时,T,4,截止，,T,5,截止时,T,4,导通。由于采用了推挽输出,(,又称图腾输出,),，该电路不仅增强了带负载能力，还提高了,工作速度。,工,作原理,R,4,R,3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),输入端至少有一个为低电平时的工作情况：,0.3V,3.6V3.6V,3.6V,0.3V,低电平对应的,PN,结导,通，,T,1,的基极电位被,固定在,0.3+0.7=1V,上。,1V,1.4V,5V,显然,T,1,的集电,结反偏，导致,T,2,、,T,5,截止。,T,2,截止时的集,电极电位：,V,2C,U,CC,=5V,深度饱和,T,2,管集电极,+,5V,的电位足以使,T,3,、,T,4,导通并处于深度饱和,状态。因,R,2,和,I,B3,都很小，均可忽略不计，所以与非门输出端,F,点的电位：,V,F,U,CC,I,B3,R,2,U,BE3,U,BE4,5,0,0.7,0.73.6V,3.6V,实现了,有,0,出,1,的,与非,功能,输入端全部为高电平时的工作情况：,R,4,R,3,R,5,R,2,R,1,A,B,C,3K,+,U,CC,750,100,300,3K,5V,F,T,1,T,2,T,3,T,4,T,5,(,U,0,),(,U,i,),3.6V,3.6V,3.6V,3.6V,0.3V,由“,地,”经,T,2,、,T,5,管的发,射结电位升至,1.4V,，经,T,1,集电结升为,2.1V,。,2.1V,1.4V,显然,T,1,处于,倒,置,工作状态，,此时集电结做,为发射结使用。,倒置情况下，,T,1,可,向,T,2,基极,提供较大电流。,深度饱和,T,2,管深度饱和后，其发射极电流在电阻,R,3,上产生的压降又,为,T,5,管提供足够的基极电流使,T,5,管饱和导通，从而使与非门,输出,F,点的电位等于,T,5,管的饱和输出典型值：,F=0.3V,0.3V,实现了,全,1,出,0,的,与非,功能,深度饱和,U,OL,是被测与非门一输入端接,1.8,伏、其余输入端开路、负载接,380,欧的等效电阻时，输出端的电压值。,典型值,0.3V,TTL,与非门的,外特性,和,主要参数,U,0H,U,IL,U,0L,U,IH,A,B,C,D,E,u,0,/V,u,i,/V,1,2,3,1,2,3,4,TTL,与非门参数的测试要在一定条件下进,行，一般要遵守的原则有：不用的输入端,应悬空,(,悬空端子为高电平“,1,”),；输出高电,平时不带负载；输出低电平时输出端应接,规定的灌电流负载。,TTL,与非门外特性,TTL,与非门主要参数,输出高电平,U,0H,是被测,TTL,与非门一个输,入端接地、其余输入端开路时,的输出端电压值。,典型值,3.6V,关门电平,U,OFF,：输出为,0.9,U,OH,时，所对应的输入电压称为关门,电平,U,OFF,。,典型值为,1V,开门电平,U,ON,：输出为,0.35V,时，所对应的输入电压称为开门电,平,U,ON,。,典型值为,1.4V,。,其余参数看课本。,U,ON,输出低电平,U,OFF,关门电平,开门电平,(2),集电极开路的,TTL,与非门,(,OC,门,),去掉普通TTL,与非门中的,T,3,、,T,4,管，让,T,5,管的集电极开路，即构成,集电极开路的,“,与非”门,。,R,5,T,3,T,4,R,4,R,1,A,B,C,R,2,+,5V,T,1,T,2,R,3,T,5,F,(,U,0,),(,U,i,),R,C,+,U,C,OC,门在使用时要外接一个电源,U,C,和一个电阻,R,C,OC,门的特点是输出门,T,5,的,集电极开路,。,R,1,A,B,R,2,+,5V,T,1,T,2,R,3,T,5,F,R,C,+,U,C,当,OC,门输入全为高时，,T,2,和,T,5,导通饱和，输出,F,为低电平,0.3V,0.3V,OC,门输入有一个为低时，,T,2,、,T,5,截止，输出,F,为高电平,U,C,U,C,OC,门同样可实现,与非,功能,OC,门的逻辑电路图符号,A,B,F,&,OC,门可实现,“线与”,逻辑,A,B,F,1,&,C,D,F,2,&,F,“线与”,逻辑功能,R,C,U,C,可实现“与或非”逻辑运算,左图所示即利用,OC,门把,输,出的高电平转换为,12V,电路,上述分析可知，,OC,门具有“,线与,”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。,OC,门还可用于,数字系统接口部分的电平转换。,A,B,F,&,R,C,12V,OC,门还可以用来,驱动指示灯、,继电器,等，如左图所示电路。,A,B,F,&,UC,（,3),三态门,三态门与普通,TTL,与非门相比，只是多出了一个电阻和两个二极管。,三态门控制端,EN=1,时，二极管,D,2,截止，相当于控制端放弃控制权，此时三态门相当于一个普通与非门，输出由输入端,A,、,B,决定。,三态门电路分析,三态门控制端,EN=0(,有效态,),时，控制端行使控制权，此时,T,1,饱和，其基极电位约为,1V,，使,T,2,、,T,5,截止，同时,D,2,导通使,T,3,、,T,4,也截止。这时从外往输入端看进去，电路呈现高阻态。,由于电路在,EN=1,时输出有高、低电平两种状态；在,EN=0,时输出为高阻态，共呈三种状态，因此称为三态门。,D,2,R,5T,3,T,4,R,4,R,1,A,B,R,2,+,U,CC,T,1,T,2,R,3,T,5,F,EN,R,D,1,三态门真值表,B,A,F,0,1,1,1,0,1,0,1,1,1,1,0,EN,1,1,1,0,高阻态,0,三态门逻辑图符号,A,B,E/D,F,EN,&,利用三态门可以实现总线结构,图示为三态门总线结构图。用,一根总线轮流传送几个不同的数,据或控制信号时，让连接在总线,上的所有三态门控制端轮流处于,高电平，任何时间只能有一个三,态门处工作状态，其余三态门均,为高阻状态。这样，总线将轮流,接受来自各个三态门的输出信号。,这种利用总线来传送数据或信号,的方法广泛应用于计算机技术中总线（,BUS,）,D,1,&,EN,&,EN,&,EN,D,2,D,n,E/,D,n,E/D,1,E/D,2,L,1,L,2,L,n,&,A,B,EN,F,B,A,F,0,0,1,1,0,1,0,1,1,1,1,0,EN,0,0,0,0,高阻态,1,EN=0 B=A,EN=1 A=B,（,4,）使用,TTL,门的几个实际问题,1.,输入端电阻对,TTL,门工作状态的影响,2.,尖峰电流的影响,3.,不使用的输入端的处理,悬空,?,u,I,&,+,V,CC,&,+,V,CC,u,I,与非门,+,V,CC,u,I,+,V,CC,u,I,或非门,4,、具有图腾结构的几个,TTL,与非门输出端不能并联；,输出高电平,U,OH,(2.4V),、输出低电平,U,OL,(0.4V),，,关门电平,U,OFF,(0.8V),，,开门电,电平,U,ON,(2.0V),。,（,P.59,）,与非门的,负载能力,用其所能驱动同类门的数目（扇出系数,N,）来表示，扇出系数,N,O,越大带负载能力越强。,使用,TTL,与非门芯片时需注意事项,1,、不用的管脚 可以悬空，不可以接地；,2,、不用的管脚可以接高电平，不可以接低电平；,5,、输出端接容性负载时，应接大电阻,(,2.7K,),限流；,3,、几个输入端引脚可以并联连接；,6,、,TTL,集成电路的电源电压应满足,5V,要求，输入信号电平应在,05V,之间。,注意,TTL,与非门的主要参数？,7,、用,45W,以下电铬铁焊接，最好用中性焊剂，设备应良好接地。,3.3,、,CMOS,集成电路,1)CMOS,反相器,U,DD,u,i,u,0,T,1,T,2,PMOS,NMOS,工作原理,如果要使电路中的绝缘栅型场效应管,形成导电沟道，,T,1,的栅源电压必须大于,开启电压的值，,T,2,的栅源电压必须低于,开启电压的值，所以，电源电压,U,DD,必,须大于两管开启电压的绝对值之和。,u,i,0V,时，,T,1,截止，,T,2,导通。输出,电压,u,0,U,DD,，高电平；,u,i,U,DD,时，,T,1,导通，,T,2,截止。输出,电压,u,0,0V,，低电平。,载管为,P,沟道增强型,MOS,管，两管的漏极接在一起作为电路,的输出端，两管的栅极接在一起作为电路的输入端，,T,1,、,T,2,源极与其衬底相连，一个接地，一个接电源。,T,1,工作管为,N,沟道增强型,MOS,管，,T,2,负,实现了,见,0,出,1,、见,1,出,0,的,非门,功能！,2)CMOS,传输门,u,0,u,i,U,DD,T,P,T,N,CP,CP,工作原理,设高电平为,10V,，低电平为,0V,，电源电压为,10V,。开启电压为,3V,。,在,CP,“,1,”,时，若输入电压为,0V7V,，,则,T,N,管的栅源电压不低于,3V,，因此,T,N,管导通；若输入电压为,3V10V,，则,T,P,管导,通。即在输入电压为,0V10V,的范围内，,至少有一个管子是导通的，即,u,0,=,u,i,。此时,传输门相当于接通的模拟开关。,当,CP=“,0,”,时，无论输入电压,u,i,在,010V,之间如何变化，栅极和源极之间的电压都无法满足管子导通沟道产生的条件，因此两管都截止，输入信号不能传输到输出端，称传输门关断。此时相当于模拟开关断开。传输门在数字电路中起开关作用，所以也称作,模拟开关,。,CMOS,集成电路的特点及使用注意事项,CMOS,电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是,CMOS,电路多余,不用的输入端不能悬空,，应根据需要接地或接高电平。,CMOS,电路的工作速度比,TTL,电路低；,CMOS,电路的带负载能力没有,TTL,电路强；,CMOS,电路的抗干扰能力强；,CMOS,电路的集成度比,TTL,电路的集成度高；,注意,CMOS,电路的功耗比,TTL,电路小得多。门电路的功耗只有几个,W,，中规模集成电路的功耗也不会超过,100W,。,CMOS,电路的电源电压允许范围较大，约在,318V,；,CMOS,电路适合于特殊环境下工作,；,CMOS,集成电路虽然出现较晚，但发展很快，更便于向大规模集成电路发展。其主要缺点是工作速度较低。,TTL,门与,CMOS,门之间的互连,接口问题,),两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，满足下列条件：,1,、,驱动门的,U,OH,（前级）负载门的,U,IH,（后级）,；,2,、,驱动门的,U,OL,（前级）负载门的,U,IL,（后级）,；,4,、,驱动门的,I,OL,（前级）负载门的,n,I,IL,（后级总,),。,3,、,驱动门的,I,OH,（前级）负载门的,n,I,IH,（后级总,),；,TTL,电路驱动,CMOS,电路原理图,TTL,门,&,R,5V,CMOS,门,&,&,&,CMOS,门,TTL,门,CC74HC50,专用,CMOSTTL,电平转换器,U,DD,U,CC,CMOS,电路驱动,TTL,电路原理图,有关详细内容参看课本,75,页,