基于伪插值的信号源幅频特性补偿方法研究.doc

第7期基于伪插值的信号源幅频特性补偿方法研究 17 更多电子资料请登录赛微电子网基于伪插值的信号源幅频特性补偿方法研究*刘 科 田书林 肖寅东 (电子科技大学自动化工程学院, 成都 610054)摘 要: 为了提高信号源的采样频率, 伪插值方法被用来完成数模转换器采样频率的倍频。但由于受数模转换器(DAC)零阶保持特性以及信号源输出通道元器件值的影响, 输出的信号幅频衰减较为严重。针对信号发生器中的这一常见问题展开研究, 从理论上对伪插值信号发生器的幅频特性进行了分析, 提出了基于FIR滤波器的幅频校正方法, 并对设计结果进行仿真对比, 证明了该方法的可行性。最后, 通过在500MSPS任意波形发生器中应用, 证明了该方法能有效的补偿伪插值过程中由于DAC零阶保持、通道非线性所造成的幅频特性不平坦, 精度高, 重复性好, 具有较高的工程应用价值。关键词: 直接数字合成; 信号发生器; 伪插值; FIR滤波器; 幅频特性中图分类号: TP335文献标识码: A国家标准学科分类代码: 510.40A method for amplitude-frequency characteristic compensation ofsignal generator based on pseudo interleavingLiu Ke Tian Shulin Xiao Yindong(School of Automation Engineering, University of Electronic Science and Technology of China, Chengdu 610054, China)Abstract: In order to increase the sampling rate of signal generator, the pseudo interleaving method is used. As a result of the zero-order hold of digital-to-analog converter(DAC) and the component value distortion of signal condition circuit, the frequency response of signal generator using pseudo interleaving isnt flat seriously. Aiming at the frequency response of signal generator, at first, the spectrum of pseudo interleaving signal generator is analyzed, then, the compensation method based on FIR filter is put forward and the simulation results are compared. At last, the method is applied in AWG with sampling rate 500MPS, and the results show that the amplitude-frequency character, which is influenced by zero-order hold of DAC and non-linear of signal condition circuit, is well compensated. Keywords: DDS;signal generator;pseudo interleave;FIR filter;amplitude-frequency characteristic1 引 言随着大规模集成电路的发展, DDS(直接数字合成)在波形信号产生中得到了广泛应用, 但其核心器件DAC受集成电路制造工艺影响, 最高转换速率受到限制, 成为制约输出波形信号带宽的主要瓶颈。文献1提出了一种利用伪插值技术, 从外部实现了两台高速信号发生器的拼接应用以提高采样率, 能较好的解决高速波形产生的问题。但也提出由于DAC的零阶保持特性的影响, 输出信号的幅频特性平坦性较非伪插值情况尤为恶劣, 同时提出可采用对任意波形数据点进行预校正或使用硬件电路来改善输出的幅频特性, 但未见有具体方法及试验结果。文献2和3提出一种采用LC选频网络进行任意波形发生器幅频校正的方法, 但由于元器件数值的偏差以及高频时的寄生电容电感的影响, 校正难度较大, 且重复性较差, 只能用于DAC零阶特性的初步补偿。文献4-6提出了采用FIR滤波器进行DAC零阶保持特性校正的方法, 但频带较窄, 未针对多DAC伪插值的情况, 也未结合波形发生器中由于模拟通道中滤波器、幅度精调等电路非线性所造成的不平坦特性进行考虑。本文针对伪插值信号发生器由于DAC伪插值操作和通道元器件失配造成的输出幅频特性不平坦的问题, 提出了一种基于FIR滤波器的幅频特性校正方法, 并在可编程逻辑器件中进行了实现。该FIR滤波器采用改进的分布式算法7, 省掉了极为影响系统工作速度的乘法器和占用资源较大的查找表, 该方法针对伪插值信号发生器的幅频特性进行校正, 精度高, 重复性好, 具有较高的工程应用价值。2 伪插值DDS频谱分析假设DDS是理想的(不考虑相位查找表的截断以及波形的幅度量化误差), 基于伪插值的波形合成原理可用图1所示的模型描述。f(t)为输入信号, p1(t)与p2(t)均是周期为2T(即单路DDS的取样时钟周期为2T)的抽样脉冲串, 其中p2(t)比p1(t)滞后T个时间单位, h0(t)用来描述DAC的零阶保持特性。图1 双路DDS伪插值信号模型Fig.1 Model of double DDS pseudo interleaving signal(1)对其进行傅里叶变换, 可得: (2), 表示单路DDS的取样时钟频率。经过取样后的波形信号fs1(t)可以表示为: (3)由频域卷积性质可得抽样信号频谱为: (4)经过DAC零阶保持后输出信号F1(jw)的频谱为: (5)式中: 同理可得抽样信号f2(t)的频谱表达式为: (6)式中: (7)经过模拟相加合并产生的输出信号频谱为: (8)由式(8)知, 当k为偶数时, , 而k为奇数时, , 由此可知F0(jw)的频谱仅在k为偶数时具有非0值, 因此式(8)可写为(9)式(9)表示的是采样频率为2 ws。由信号f(t)进行采样后的频谱可见, 通过上述方案, 可实现采样频率的倍增。但从式(9)也可以看出, 尽管双路伪插值实现了采样率倍增(2fs), 但与直接采用频率为2fs的单路采样相比, 其输出频谱特性存在明显差异, 图2给出了等效采样率相同情况下, 二者输出频谱的比较。其中, 虚线表示直接采用频率为2fs进行采样的幅频特性曲线, 实线表示伪插值合成信号的幅频特性曲线。由此可见, 伪插值带来的固有误差加剧了信号输出幅频特性的恶化。图2 伪插值与正常采样的幅频特性对比Fig. 2 Comparison between frequency responseof pseudo interleaving and normal samplingDDS信号源的设计中, 最高输出频率一般为采样频率的40%。假设信号源采样频率为500 MSPS, 最大输出频率应为200 MHz。假设输出频率为1kHz时信号幅度为1, 通过式(9)可知, 输出信号频率为200 MHz时, 采用正常采样的方式, 输出幅度为0.756 8, 而采用伪插值合成的方式, 输出幅度仅为0.233 9(-12.6 dB), 具有较大的不平坦性8。此外, 由于信号发生器信号调理通道中采用平坦特性较差的椭圆滤波器, 以及幅度精调电路、大功率放大电路的非线性, 将使得整个信号发生器的幅度平坦性非常复杂, 如采用软件拟和的方式, 只能实现点频上的校正, 无法实现扫频、调频等波形的幅度校正, 且校正精度与曲线的复杂度和所采用的拟和曲线的阶数相关, 如采用选频网络等模拟方法进行补偿, 不仅设计上具有较大的困难, 且同样受器件影响, 精度较差。3 幅频校正原理及设计3.1 幅频校正原理近年来, 随着FPGA技术的快速发展, 数字滤波技术得到了广泛的应用, 而FIR滤波器由于其稳定、易于实现的优点被大量应用。本项目采用FIR滤波器来实现伪插值信号发生器幅频特性校正, 校正电路原理如图3所示, 在每路DDS的波形RAM查找表和DAC转换器之间插入FIR滤波器用于数据预处理, 根据公式(9)的推导, FIR滤波器应为一低通滤波器, 截止频率为采样频率图3 伪插值任意波形发生器幅频校正电路原理图Fig. 3 Schematic diagram of frequency responsecompensation of AWG based on pseudo interleaving的0.8倍, 频率响应函数应等于各DDS输出增益及整个通道幅频特性乘积的倒数9。时钟分配网络实现采样时钟的相位控制, 产生fs1(t)和fs2(t)分别作为两路DDS的同步时钟, RAM1和RAM2存储一个周期的波形, 其中, RAM1存储偶数点数据, RAM2存储奇数点数据, 且按照CSD算法对波形数据进行量化, FIR滤波器在FPGA内部进行实现, 实现波形数据的预校正。3.2 FIR滤波器设计以笔者研发的500MSPS任意波形发生器为例, 模拟通道由椭圆滤波器、幅度精调电路, 加偏电路、幅度程控衰减电路及增益放大电路等组成。通过矢量网络分析仪分别测出DDS1和DDS2输出增益与模拟通道幅频特性的乘积曲线, 如图4所示, 可见两通道幅频特性基本符合SINC曲线, 但由于模拟通道参数失配及电路布板布线的影响, 在部分频点上实际值与理论指略有偏差。对幅频特性函数取倒数, 即是所设计的各自FIR滤波器的频响特性。(a) 通道1幅频曲线(a) Frequency response of channel 1(b) 通道2幅频曲线(b) Frequency response of channel 2图4 测试所得的任意波形发生器幅频曲线Fig. 4 Frequency responses of AWGs channels得到各自的幅频曲线后采用频率抽样法获取FIR滤波器抽头系数h(n), 在获取抽头系数的时候需要考虑如下几个问题:1) 所求出的h(n)应为实函数;2) 由h(n)求出的H(ejw)应具有线性相位。取阶数N为55, 采用MATLAB工具进行仿真10, 得出的幅频特性如图5所示。(a) 通道1补偿曲线(a) Compensation cure of FIR filter 1(b) 通道2补偿曲线(b) Compensation cure of FIR filter 2图5 对所设计的FIR滤波器的仿真Fig. 5 Simulation of FIR filter从图5中可以看出, 所设计的FIR滤波器能较好的补偿由于DAC零阶保持特性及通道失配所引起的幅频特性不平坦问题。在FPGA的实现中, 考虑到系统工作的速度要求, 采用了改进的分布式算法在FPGA中进行FIR滤波器实现, 如图6所示。由于采用的是无乘法器的FIR结构, 且占用的存储资源较少, 因此能获得较高的工作速率。经系统仿真及实际验证, 所获得的工作速度可达300 MHz以上11。图6 FIR滤波器的FPGA实现框图Fig. 6 Block diagram of FIR filter based on FPGA4 试验结果为了验证本方法, 本文按照图3所示结构, 采用“FPGA+RAM+DAC”的方案构建了两路DDS, 每路工作在250 MHz取样频率下, 每路输出的数据通过FIR滤波器进行数据预校正后送DAC进行数模转换, 对转换后获得的模拟信号叠加, 最后通过一个截止频率为220 MHz的椭圆低通滤波器获得输出 信号。使用Agilent公司的矢量网络分析仪对输出信号的幅频特性进行了测试, 如图7所示, 可以看出, 通过FIR滤波器之后, 伪插值合成信号的输出幅频特性获得了较好的平坦性, 通道的不平坦性由原来的-13dB改进为-1.480 4dB。图7 采用伪插值的任意波形发生器输出频谱图Fig. 7 Spectrum of AWG based on pseudo interleaving5 结 论试验结果表明: 通过FIR数字滤波器预校正有效解决了伪插值高速任意波形合成中由于DAC零阶保持及输出通道元器件失配所带来的幅频特性不平坦问题, 该方法简单有效, 具有很高的工程实用价值。刘 科参考文献: 1 OKAWARA H. Analysis of pseudo-interleaving AWG C. International Test Conference, 2005.2 LIU K, TIAN SH L, XIAO Y D. A method of amplitude-frequency characteristic compensation about DDS signal sourceC. The Eighth International Conference on Electronic Measurement and Instruments, 2007(4): 805-808. 田书林3 WANG W L, TIAN SH L, LIU K. A method for improving amplitude frequency characteristic of DDS signal sourceJ. Measurement & Control Technology, 2007, 26(8): 9-11.4 HENRY S. The design of multiplierless FIR filters for compensating D/A converter frequency response distortionJ. IEEE Transactions On Circuits and Systems, 35(8): 1064-1066.5 PAIK H W, GRABLANDER T W. FIR compensation filter for the zero order hold D/A converter using the frequency sampling method, circuits and systemsC. Proceedings of the 37th Midwest Symposium, 1994 (2): 1006-1009.6 VANKKA J, LINDEBERG J, HALONEN K. FIR filtersfor compensating D/A converter frequency response distortion, circuits and systemsC. ISCAS 2002, IEEE International Symposium, 2002(4): 105-108. 7 WANG S, TANG B, ZHU J. Distributed Arithmetic for FIR filter design on FPGA, communications, circuits and systemsC. ICCCAS 2007. International Conference, 2007: 620-623.8 HINGHAM M A, KHWER A, JACKSON L. B. Digital filters and signal processingM. 1986: 74-77.9 孙超, 林占江. 基于DDS的雷达任意波形信号源的研究J. 电子测量与仪器学报, 2008, 22(2): 31-36.SUN CH, LIN ZH J. Study on arbitrary waveform generator for radar based on DDSJ. Journal of Electronic Measurement and Instrument, 2008, (22): 31-36.10 MCCLELLAN J H, PARKS T W, RABINER L R. A computer program for designing optimum FIR linear phase digital filtersJ. IEEE Tram. Audio. Electroacoust., 1973,AU-21: 506-526.11 SALIM T, DEVLIN J, WHITTINGTON J. FPGA implementation of digital up-conversion using distributed arithmetic FIR filtersC. ICFPT 2004: 335-338.作者简介: 刘 科: 2000年于电子科技大学获得学士学位, 2003年于电子科技大学获得硕士学位, 现为电子科技大学讲师。主要研究方向为测控技术与仪器。E-mail: LiukeLiu Ke: received BS and MS both from the University of Electronic Science and Technology of China(UESTC)in 1998 and 2003, respectively. Now, he is a lecturer in UESTC. His current research interests include measurement control technology and instrument.田书林: 1989年于电子科技大学获得学士学位, 1991年于电子科技大学获得硕士学位, 现为电子科技大学教授。 主要研究方向为测控技术与仪器。E-mail: shulinTian Shulin: received BS and MS both from the University of Electronic Science and Technology of China(UESTC) in 1989 and 1991, respectively. Now, he is a professor in UESTC. His current research interests include measurement control technology and instrument.第3期汤清虎 等: 非晶态Mn-Ce-O催化芒香醇选择氧化5