Actel的IO电平的5V兼容设计.doc

1.1.1 5V输入容限
当使用LVTTL 3.3V、LVCMOS 3.3V、LVCMOS 2.5V和LVCMOS 2.5V配置时，I/O可以支持5V的输入容限（详见表 2.1）。推荐4种方法（有关板和宏设置的详情见图 2.1到图 2.4）来获得5V的接收器容限。所有的解决方法都满足一个共同的要求：将I/O输入的电压限制到小于或等于3.6V。实际上，I/O绝对最大电压的额定值是3.6V，任何大于3.6V的电压可能造成长时间的栅氧化层（gate oxide）故障。
l 方法1
板级设计要求确保端口上反映出来的波形不能超出Error! Reference source not found.给出的限制。这是一个实现长期可靠性的需求。
这个机制也可以用在一个3.3V PCI/PCI-X的配置中，但是内部二极管不应当用来箝位，必须通过2个外部电阻对电压进行限制，具体见下面的说明。利用二极管的箝位可以创建一个过大的端口DC电压：3.3V＋0.7V＝4V。
这里给出了一些可能的电阻值的例子（由一个没有线路影响的简化模拟模型得到，发送器输出电阻为10W，其中Rtx_out_high＝(VCCI－VOH)/ IOH，Rtx_out_low＝VOL/IOL）。
Ø 例1（高速、高电流）：
Rtx_out_high＝Rtx_out_low＝10W
R1＝36W(+/-5﹪),P(r1)min＝0.069W
R2＝82W(+/-5﹪),P(r2)min＝0.158W
Imax_tx＝5.5V/(82*0.95+36*0.95+10)=45.04mA
当C_pad_load＝10pF时tRISE=tFALL=0.85ns（包括高达25﹪的安全区）
当C_pad_load＝50pF时tRISE=tFALL=4ns（包括高达25﹪的安全区）
Ø 例2（中-低速、中等大小的电流）：
Rtx_out_high＝Rtx_out_low＝10W
R1＝220W(+/-5﹪),P(r1)min＝0.018W
R2＝390W(+/-5﹪),P(r2)min＝0.032W
Imax_tx＝5.5V/(220*0.95+390*0.95+10)=9.17mA
当C_pad_load＝10pF时tRISE=tFALL=4ns（包括高达25﹪的安全区）
当C_pad_load＝50pF时tRISE=tFALL=20ns（包括高达25﹪的安全区）
只要当发送器发送一个逻辑‘1’时电阻的大小能够合适地将接收端的电压限制到2.5Vnd.可知，暂时的过冲是允许的。
5
.
5
V
3
.
3
V
L
V
C
M
O
S
3
.
3
V
I
/
O
输入
R
e
x
t
1
R
e
x
t
2
需要
2
个板电阻
，
片上
片外
ProASIC3 I/O

图 Error! No text of specified style in document..1 方法1
l 方法2
板级设计要求确保端口上反映出来的波形不能超出Error! Reference source not found.给出的限制。这是一个实现长期可靠性的需求。
这个机制也可以用在一个3.3V PCI/PCIX的配置中，但是内部二极管不应当用来箝位，必须通过外部电阻和齐纳二极管对电压进行限制，如图 2.2所示。利用二极管的箝位可以创建一个过大的端口DC电压：3.3V＋0.7V＝4V。
5
.
5
V
3
.
3
V
LVCMOS
3
.
3
V I
/
O
ProASIC3 I/O
输入
Rext
1
Zener
3
.
3
V
片上
片外
需要
1
个板电阻
，
1
个
3
.
3
V
齐纳二极管
，

图 Error! No text of specified style in document..2 方法2
l 方法3
板级设计要求确保端口上反映出来的波形不能超出Error! Reference source not found.给出的限制。这是一个实现长期可靠性的需求。
这个机制也可以用在一个3.3V PCI/PCIX的配置中，但是内部二极管不应当用来箝位，必须通过总线开关对电压进行限制，如图 2.3所示。利用二极管的箝位可以创建一个过大的端口DC电压：3.3V＋0.7V＝4V。
L
V
T
T
L
/
L
V
C
M
O
S
3
.
3
V
I
/
O
输入
3
.
3
V
5
.
5
V
5
.
5
V
I
D
T
Q
S
3
2
X
2
3
片上
片外
总线开关
板上需要
1
个总线开关
ProASIC3 I/O

图 Error! No text of specified style in document..3 方法3
l 方法4

图 Error! No text of specified style in document..4 方法4
表 Error! No text of specified style in document..1 I/O热切换和5V输入容限功能
方法
板元件
速度
电流限制
1
2个电阻
低到高速1
受发送器驱动强度的限制
2
电阻和3.3V的齐纳二极管
中等速度
受发送器驱动强度的限制
3
总线开关
高速
N/A
4
电阻2
TJ＝70℃时R＝250W
TJ＝85℃时R＝500W
TJ＝100℃时R＝1000W
低速
二极管电流
TJ＝70℃时为12mA
TJ＝85℃时为6mA
TJ＝100℃时为3mA
注：
1. 速度和电流消耗随着板电阻值的降低而增加。
2. 电阻值确保了I/O二极管的长期可靠性。
1.1.2 5V输出容限
ProASIC3 I/O必须设置成3.3V LVTTL或3.3V LVCMOS模式来可靠驱动5V TTL的接收器。还有一点至关重要，没有外部I/O上拉电阻连接到5V，因为这个电阻会将I/O端口电压拉高超过3.6V的绝对最大值，进而造成I/O的损坏。
当ProASIC3 I/O设置成3.3V LVTTL或3.3V LVCMOS模式时，它们就能直接驱动信号到5V TTL的接收器。事实上，在3.3V LVTTL和3.3V LVCMOS模式下的VOL=0.4V和VOH=2.4V超出了5V TTL接收器的VIL=0.8V和VIH=2V的电平要求。因此，5V TTL接收器可以正确识别出电平‘1’和电平‘0’。