加法运算电路.doc

加法运算电路

沈 阳 工 程 学 院

课 程 设 计

设计题目： 加法运算电路

系 别 班级
学生姓名 学号
指导教师 职称
起止日期：

沈阳工程学院

课程设计任务书

课程设计题目： 加法运算电路

系 别 班级
学生姓名 学号
指导教师 职称 讲师/副教授
课程设计进行地点：
任 务 下 达 时 间：
起止日期：

教研室主任

加法运算电路
1 设计主要内容及要求
1.1 设计目的
（1）掌握加法运算电路的构成、原理与设计方法；
（2）熟悉集成电路的使用方法。
1.2 基本要求
（1）设计全加器工作单元;
（2）能进行四位二进制数的加法运算电路；
（3）用数码管以十进制形式显示最后运算结果。
1.3 发挥部分
（1）减法运算电路；
（2）按键声音； 等
2 设计过程及论文的基本要求
2.1 设计过程的基本要求
（1）基本部分必须完成，发挥部分可任选1个方向：
（2）符合设计要求的报告一份，其中包括逻辑电路图、印刷电路板图各一份；
（3）设计过程的资料、草稿要求保留并随设计报告一起上交；报告的电子档需在规定时间内在单独在网络教学平台上交。
2.2 课程设计论文的基本要求
（1）参照毕业设计论文规范打印，文字中的小图需打印。项目齐全、不许涂改。图纸为A3，附录中的大图可以手绘，所有插图不允许复印。
（2）装订顺序：封面、任务书、成绩评审意见表、中文摘要、关键词、目录、正文（设计题目、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、工作过程分析、元器件清单、主要器件介绍）、小结、参考文献、附录（逻辑电路图与印刷电路板图）。
3 时间进度安排
顺序
阶段日期
计 划 完 成 内 容
备注
1
2012.7.2
学生根据任务书做出原始框图并画出初步逻辑电路图
点名
2
2012.7.3
检查框图及初步逻辑图完成情况，检查及纠正错误
打分
3
2012.7.4
检查及改正逻辑图，并用EDA软件仿真逻辑图
打分
4
2012.7.5
讲解印刷电路板图绘制及报告书写，仿真各部分电路波形
打分
5
2012.7.6
报告书写，答辩，收报告
打分
2012-06-20

摘要
本次课程设计通过八个数据开关将J1、J2、J3、J4和J5、J6、J7、J8信号作为加数和被加数输入四位二进制数，通过加法器相加，将输出信号S4、S3、S2、S1和向高位的进位C4，我设计课程任务所采用的方法是加六校正法，即通过四片74LS283串行实现。在第三片74LS283后连的是74LS283和74LS85相并的电路，其目的是将加数和被加数和的个位数与10比较，如果比10小，74LS85的OALTB端一直输出低电平，然后再通过一片74ls283,让两个加数相加，然后在输出和，再通过译码器显示数字。当然这只是两个加数和的个位数部分，十位部分是通过第一片74LS283、第二片74ls283第四片74LS283产生的进位再加上一些逻辑门电路，最后输出两路，接在74LS48的A、B端上，进行译码，这部分电路就是利用产生的进位加逻辑门电路控制十位数的的显示。
本次课程设计大致可分为四个部分，第一：加数和被加数输入部分；第二：求和部分（加六校正）；第三：数值比较部分，比10小,送入译码显示部分显示；第四：通过进位产生的高低电平和逻辑门电路控制十位显示部分。
关键词：四位二进制数 加六校正74LS283 逻辑门电路

目录
摘要 5
1 设计任务描述 7
1.1 设计题目：加法运算电路 7
1.2 设计要求 7
1.2.1 设计目的 7
1.2.2 基本要求 7
2 设计思路 8
3 设计方框图 9
4 各部分电路设计及参数计算 10
4.1 加法运算模块 10
4.2 数值比较器 11
4.3 逻辑门电路 12
4.4 译码显示 13
5 工作过程分析 16
6 元器件清单 17
小 结 18
致 谢 19
参考文献 20
附 录 A1 逻辑电路图 21
附 录 A2 PCB图和三维视图 22

1 设计任务描述

1.1 设计题目：加法运算电路

1.2 设计要求
（1）设计全加器工作单元;
（2）能进行四位二进制数的加法运算电路；
（3）用数码管以十进制形式显示最后运算结果。

1.2.1 设计目的

（1）掌握加法运算电路的构成、原理与设计方法；
（2）熟悉集成电路的使用方法。

1.2.2 基本要求

（1）设计全加器工作单元;
（2）能进行四位二进制数的加法运算电路；
（3）用数码管以十进制形式显示最后运算结果。

2 设计思路

这次课程设计我的任务是加法器电路的设计，目的是实现四位二进制数相加，然后在译码管上以十进制数显示。四位二进制数输入部分我采用的是8个单刀双掷开关，单刀双掷开关有两个接触的节点一个接高电平5V，另一个直接接地这样通过开关的切换就可以实现两个四位二进制数的输入。然后通过三片74LS283进行相加目的是采用加六校正法实现两个四位二进制数的正确相加。第三片的输出部分再接一个数值比较器74LS85，它的输入端A3、A2、A1、A0分别接1、0、1、0，就是十进制数10，利用它和B3、B2、B1、B0输入的数相比较，让它的输出端OALTB一直输出低电平，送到第四片74LS283的A3、A2端（第四片74LS283的A4、A1接地），然后再和第三片74LS283的输出值（接第四片74LS283的B4、B3、B2、B1）通过第四片74LS283相加，第四片74LS283的输出接译码器74LS48，就能显示个位数的数值了。十位数显示是利用第一片、第二片、第四片74LS283的进位输出加上逻辑门，然后再接另一译码显示器的A、B端。设第一片74LS283的进位为C1，第二片74LS283的进位为C2，第四片74LS283的进位为C3，通过分析可以得到如下的真值表：

然后通过真值表求出A的表达式为A=C2’(C1⊕C3)+C1C2C3
B的表达式为B=C1(C2’C3+C2)
得到这两个式子后，我们就可以通过基本的逻辑门电路进行连接，最后接在另一译码显示器74LS48的A、B端，就能显示十位数的数值了。

3 设计方框图

4 各部分电路设计及参数计算

4.1 加法运算模块
实现多位二进制数加法运算的电路称为多位加法器。 按和数相加进进位方式不同，多位加法器分为串行进位加法各超前进位加法器。
（1） 串行进位并行加法器：

四位串行进位并行加法器

图2.4是一个串行进位并行加法器。 由图可见，全加器个数等于相加数的位数，高位的运算必须等低位运算结束，送来进位信号以后才能进行。 它的进位是由低位向高位逐位串行传递的。 其优点是电路简单，连接方便，缺点是运算速度低。
（2）超前进位并行加法器：
为了提高运算速度，通常使用超前进位并行加法器。 进位信号采用超前进位技术而非逐级传递，加法器内部进位信号Ci=fi（A0,..,Ai,B0,..,Bi,CI）各级进位信号仅有加数、被加数和低位进位信号CI决定，而与其他进位无关，这就有效地提高了加法器的运算速度。目前，中规模集成超前进位加法器多为四位，常有的型号有74LS283、54283等。在本次设计中，我们采用74LS283四位超前进位并行加法器。
四位二进制超前进位加法器74LS283：

74LS283逻辑符号

如上图所示：
A1～A4、B1～B4分别为四位加数与被加数的输入端；
SUM1～SUM4为四位和数输出端；
C4为向高位输送进位的输出端；
CO为最低进位输入端。
A3 A2 A1 A0
B3 B2 B1 B0
C1
S4 S3 S2 S1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0
0
0
0
0
0
0
0
0
0 0 0 0
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
74LS283真值表
比较两者可知，方案一电路简单，连接方便，可是运算速度较低。方案二，位数越多，电路越复杂，但其运算速度较高。本次设计采用方案二实现。
4.2 数值比较器
功能表：

逻辑符号：

各管脚说明如下：A3、A2、A1、A0和B3、B2、B1、B0是四位数值输入端；IA>B、IAB、FA可。而15.2前、后的零熄灭，即无效零不显示。
当=1、=0时，若输入代码为A4A3A2A1＝0000，则相应的零字型不显示，即灭零。此时，=0；
当=1、=1时，若输入代码为A4A3A2A1＝0000，则显示零字型，此时，=1。
③端
端为特殊控制端。输出和输入在芯片内部连在一起，共用一根引脚引出。有时作为输入端，有时作为输出端。
当其做输入端使用时，是灭灯输入，控制数码管的显示。即=0，不管其他端怎样，字型处于熄灭状态；
当其做输出端使用时，是动态灭零输出。常与下一位的相连，通知下一位如果出现零，则熄灭。

数字显示译码器的主要功能是译码驱动数字显示器件。数字显示的方式一般分为三种：①字形重叠式，即将不同字符的电极重叠起来，使相应的电极发亮，则可显示需要的字符；②分段式，即在同一个平面上按笔画分布发光段，利用不同发光段组合，显示不同的数码；③点阵式，由一些按一定规律排列的可发光的上点阵组成，通过发光点组合显示不同的数码。数字显示方式以分段式应用最为普遍，本设计用的是七段译码器。用驱动发光二极管数码管的十进制数七段显示译码器74LS283N驱动，介绍其显示译码器原理：
七段数码管的结构如图 所示,它有七个发光段, 即a、b、c、d、e、f、g。
七段数码管内部由发光二极管组成。在发光二极管两端加上适当的电压时，就会发光。发光二极管有两种接法:即共阴极接法和共阳极接法，
当选用共阳极数码管时，应选用低电平输出有效的七段译码器驱动；当选用共阴极的译码管时，应选用高电平输出有效的七段译码器驱动。

数码管的结构
共阴极接法

整体部分：

5 工作过程分析

首先，我们设定第一片74LS283的进位为C1，第二片74LS283的进位为C2，第四片74LS283的进位为C3，个位译码器显示为74LS48(1)，十位译码器显示为74LS48(2)，这样便于我们对工作过程的分析。我将电路的工作过程分析可以分为六个过程，具体如下：第一个0~9数显示；第二个10~15数显示；第三个16~19数显示；第四个20~25数显示，第五个26~29。第六个30数显示。下面开始集体分析：
第一个过程，由8个单刀双掷开关输入两个四位二进制数，因为此过程两位二进制数和为0~9，此时不产生进位，即C1、C2、C3全为0，通过逻辑门电路送给所以十位上。然后通过译码器74LS48(1)直接显示和数。
第二个过程，输入两个四位二进制数，两个数的和为10~15，此时C1、C2为0，C3为1，然后通过逻辑门电路输入74LS48(2)的A输入端为高电平，再通过译码器显示十位上的数。此时个位上的数通过加六校正送给译码器74LS48(1)显示。
第三个过程，输入两个四位二进制数，和为16~19，此时C1为1，C2、C3为0，因为此时个位上的数为6~9，直接可以通过译码器74LS48(1)显示，再通过逻辑门电路使译码器74LS48(2)的A端为1，然后显示的就是十位上的数。
第四个过程，此时和为20~25，个位上的数和上述的过程显示一样。C1为1、C2为0，C3为1，然后再通过逻辑门电路使A为0，B为1，然后显示的就是十位上的数。
第五个过程，两个数的和为26~29，此时C1、C2都为1，C3为0，个位上的数和第三个过程一样。然后利用产生的进位通过逻辑门电路使74LS48(2)的A端为0，B端为1，就能显示十位上的数。
第六个过程，两个四位二进制数的和为30通过几次相加后输出个位上的数为0，C1、C2、C3为1，通过逻辑门电路使74LS48(2)的A端为1，B端为1，然后译码输出为3。

6 元器件清单

小 结

这次的课程设计我的任务是四位二进制数加法运算电路。通过这次课程设计使我学到了很多，其中最重要的就是懂得了理论知识与实际相结合是很重要的，只有理论知识是不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。
在设计过程中经常会遇到这样那样的情况，就是心里老想着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。在整个设计的过程中遇到很多困难，自己怎么也想不出解决的方法，所以就主动请教老师和同学，寻求解决之道。同时在课程设计的过程中发现了自己很多缺点，例如自己不仔细，把元器件的接线位置弄错，对学过的知识点理解的不够透彻等。我一定要在以后的学习过程中改掉这些坏习惯，
刚开始的时候，我先去图书馆找了相关方面的资料，然后仔细阅读了一下，对之后的电路图设计有了很大的帮助。然而这次做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。这次课程设计让我掌握了电子电路安装与调试方法及故障排除方法，熟了Multisim软件。提高了我的电子电路技能及仪器使用能力、撰写课程设计总结报告能力。
最后，我设计的电路基本上能实现老师所给的要求，功夫不负有心人，只要认真去做，再加上一些参考资料和老师同学的帮助，基本上就能设计出来。一
个周的课程设计接近尾声了，对与老师的指导和同学的帮助真的非常感谢。在以
后的学习过程中，我会更加努力学习，提高自己的知识水平。

致 谢

这次的课程设计遇到的困难很多，经过自己的不断思考和试验，还有在老师的无私帮助下达到了目的，课程设计让我学到了很多对自己以后的工作和学习有用的东西。对于老师的帮助，在这里我表示感谢。简短的几句话，虽然不能代表我的真诚，但老师对我的帮助我一定会记在心里。最后祝愿老师在以后的教学过程中能够更加顺利。

参考文献

[1] 数字电子技术基础，张维廉主编，高等教育出版社
[2] 数字电子技术基础，胡晓光主编，北京航空航天大学出版社
[3] 数字电子技术基础，阎石主编，高等教育出版社
[4]数字电子技术，王秀敏，主编机械工业出版社
[5]数字电子技术，郝波主编，西安电子科技大学出版社

附 录 A1 逻辑电路图

附 录 A2 PCB图和三维视图

- 21 -