锁相环计算方法.doc

2、理论分析计算与电路设计
2.1 锁相环
2.1.1 锁相环原理
为了使系统产生稳定的载波，本系统设计中采用锁相环路。锁相环路是一种反馈控制电路，将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位以达到与参考信号同频的目的。由MC145152、MC12022及压控振荡器组成的锁相环路产生的载波的稳定度达到4×10-5，准确度达到3×10-5。
锁相环的总体框图如下：

压控振荡器
鉴相器

可编程
分频
环路滤波器
输出
参考分频

2.1.2 锁相环分频
锁相环分频由参考分频和可编程分频组成，由MC145152及MC12022实现。
分频框图如下：
单片机

图中PD为数字鉴相器，fo为压控振荡的输出频率（即发射频率）。
由于压控振荡器输出信号的频率比较大，MC145152无法对它直接分频，必须用MC12022芯片先进行预分频获得频率较小的信号。MC12022内有64和63两种分频系数
本设计中采用64分频，即P=64。
MC12022输出的信号进入MC145152进行再次分频后与参考信号进行相位比较，使载波达到与参考信号相同的稳定度。本设计中参考信号通过晶振分频得到。参考晶振（10.24MHz晶体振荡器，频率稳定度可达10-5～10-6）从MC145152芯片的OSCIN、OSCOUT接入，MC145152中的÷R计数器对参考信号进行参考分频。本设计中设置R＝1024，即RA0RA1RA2＝101，对晶振频率进行1024分频得到10KHz的参考频率信号。用4位拨码开关设置R的值，MC145152的参考分频系数如下：

MC145152芯片集分频、鉴相于一体，内有÷A减法计数器，÷N减法计数器进行可编程分频。分频系数N、A由并行输入的数据控制，本设计中通过单片机来控制N、A,改变N、A的值即可实现频道的选择。
可编程分频的原理及计算如下：
根据吞咽脉冲计数的原理：吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置入预置数并同时计数，当计到A（P+1）个输入脉冲（fo）时，÷A计数器计完A个预置数，M变为0；此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N－A个数，它继续计（N－A）P个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，Ａ和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有Q＝A（P＋1）+(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN+A。根据原理可得计算公式：
÷A计数器为8位，因此A值最大为63，MC12022的P值为64。如果参考频率fr＝10kHz，则输出频率
fo＝（PN＋A）fr＝（64N＋A）×10kHz。
本系统设计中有五个频道，以第一频道为例，其载频范围为(48.5MHz ,56.5MHz),中心频率为49.75MHz即fo =49.75MHz
令A＝0， 则
N＝(fo/ fr－A）/P =49.75MHz/10KHz/64=77.73
N取整数部分为N=77
分频系数N= 0001001101B（N9～N0）
A＝(fo/ fr)－PN = 49.75MHz/10KHz-64x77=47
分频系数A=101111B（A5～A0）
其它四个频道也如上述一样计算可得如下对应关系：
频道
频率范围MHz
中心频率MHz
N
A
DS-1
48.5-56.5
49.75
0001001101B
101111B
DS-2
56.5-64.2
57.75
0001011010B
001111B
DS-3
64.5-72.5
65.75
0001100110B
101111B
DS-4
76.0-84.0
77.25
0001111000B
101101B
DS-5
84.0-92.0
85.25
0010000101B
001101B
可知通过单片机来改变N、A的值即可改变发射频率，也就改变了频道。
电路图如下：

2.1．3压控振荡器

压控振荡器主要由压控振荡器芯片MC1648、变容二极管MV209与L组成的谐振回路构成。MC1648外接一个由电感和两个串联变容二极管组成并联谐振回路。改变变容二极管上的电压使得变容二极管的电容改变，进而使频率锁定在某一个值上。为达到最佳工作性能，在工作频率时要求并联谐振回路的QL≥100，电源采用+5V的电压。该电路图如下：

MC1648的3脚输出分两路：一路送upc1507与视频信号进行调幅，一路经分频反馈给MC145152与参考信号鉴相。MC1648的5脚为自动增益控制电路（AGC）的反馈端。MC1648芯片的10脚和12脚外接L和变容二极管组成正反馈的正弦振荡电路。其振荡频率由下式计算得：

根据电路图得： ， 即
C 、C分别为变容二极管的电容值
变容二极管的值选定后，就可根据载频的中心频率计算出电感值：
L=1/(2∏f)C
再通过调节电感，使其达到本系统设计要求的振荡频率的范围（48MHz,88MHz）
2.1.4 鉴相器
鉴相器就相当于一个模拟乘法器，将稳定度很高的标准晶振经过分频得到的信号和由压控振输出频率经分频反馈回来得到的信号进行鉴相，之后得到一个相位误差信号。
设鉴相器输入的参考信号为
u1(t)=U1m*sin[w1*t+]
另一信号为
u2=U2m*sin[w2*t+]
两个信号相乘得：
u1 X u2=U1m*U2m{sin[w1*t+w2*t++]+sin[w1*t-w2*t+-]}
经过参考分频和可编程分频后得到两个相同频率的信号，可知式中
-（w2-w1）*t-即为相位误差。
2.1.5 环路滤波器的设计
由鉴相器输出的信号经过环路滤波器滤除高频分量及无用信号，提高电路的抗干扰性能并得到一个相位误差信号，再去控制压控振荡器的变容二极管上的电压，使输出的载频锁定在某一个频率上。环路滤波器一般是线性电路，由线性元件电阻、电容及运算放大器组成，有RC积分滤波器、无源比例积分滤波器、有源积分滤波器等三种滤波器。在此设计中我们采用有源积分滤波器，即由LM358运算放大器组成。
环路滤波器电路对锁相环路的锁相捕获时间及整机的信噪比有很大的影响，因此对于环路滤波器的参数的确定是非常重要的。环路的性能越好，锁定时间越短，整机的信噪比响应变差，这两者是相互矛盾的。因此环路滤波器的自然频率Wn应该远小于鉴相频率Wd。噪声来源于参考频率和分频器时，Wn可以选择得小些；当噪声来源于压控振荡器时，Wn可选择得大些。可根据以下公式来确定环路滤波器的参数：
（环路滤波电路）
以1CH（48.5MHz,56.5MHz）中心频率为 49.75MHz为例，则总分频次数
K=PN+A=64x77+47=4975
Wn=Wd/50=2∏f/50=2∏x10k/50=1256rad/s
Kp为鉴相器灵敏度，VDD运放工作电压。
Kp=V /(2∏)=5V/(2∏)=0.796V/rad
Kv为压控振荡器的电调灵敏度，一般取1.57×107rad/sV
得 T1=(KvxKp)/(NxWn)
=（1.57×10x0.796）/(4975x1256)
= 0.00159≈RC
为锁相环路得阻尼系数，取值范围为（0.5，1），一般选择最佳起始点为0.707。 得
T2=2 /Wn
=2x0.707/1256
=0.0011≈ RC
取C=10UF,根据上式可得R=159o R=110o
其它频道也与上述一样计算，根据调试再调整相应的参数值。
其电路图如下：