《数字电子技术》黄瑞祥 第五章习题答案.doc

第五章 习题答案5-1 分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。解：状态图： CPQ0Q1Q2Q30000111000201003001040001时序图：CPQ0Q1Q2 Q35-2 分析题5-2图所示电路，画出电路的状态图。解：状态图:CPQ0Q1Q2000011002010300140005-3 JK触发器组成5-3图所示电路。分析该电路为几进制计数器，并画出电路的状态图。解：状态图：CPQ1Q2Q3000011002010311040015000 该电路为五进制计数器5-4 JK触发器促成如图5-4图所示的电路。（1） 分析该电路为几进制计数器，画出状态图。（2） 若令K3 = 1，电路为几进制计数器，画出其状态图。 解：（1）CP Q1 Q2 Q301234567 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 0为7进制计数器(2) CP Q1 Q2 Q3012345 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 0为4进制计数器5-5 试画出题5-5图（a）所示电路中B,C端的波形。输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19CP A Q0Q1BC5-6 分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。解：状态图：CPQ1 Q2 Q3 Z0123456701 0 0 0 0 1 0 1 0 1 1 1 0 0 1 1 1 1 0 0 0 1 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0该电路能够自启动5-7 分析题5-7图所示电路，画出电路的状态图，说明电路能否自启动。CPQ4 Q3 Q2 Q1 0 1 2 3 4 5670101010101010101010 0 0 00 0 0 11 0 0 1 1 1 0 11 1 1 00 1 1 11 0 1 11 1 0 10 0 1 00 0 0 10 0 1 11 0 0 10 1 0 00 0 1 10 1 0 11 0 1 10 1 1 00 0 1 11 0 0 00 1 0 11 0 1 00 1 0 11 1 0 00 1 1 11 1 1 1 1 1 1 0由状态图可见，电路图能够自启动5-8 画出题5-8图所示电路的状态图和时序图，简要说明电路的基本功能。解：状态图： 功能分析：根据状态图可知：电路为三位格雷码发生器。5-9 画出题5-9图所示的状态图和时序图。 解：状态图： 时序图： 5-10 如题5-10图所示，FF0为下降沿触发的JK触发器，FF1为上升沿触发的D触发器，试对应给定的RD，CP,J,K的波形，画出Q0,Q1的波形。5-11 试用下降沿触发的JK触发器设计一个同步时序电路，要实现的状态图如题5-11图所示。 解：电路图：5-12 试用上升沿触发的D触发器和与非门设计一个同步时序电路，要实现的状态图如题5-12图所示。 解：电路图如下： 5-13 试用下降沿触发的边沿型JK触发器和与非门，设计一个按自然态序进行的七进制同步加法计数器。解： 电路图：5-14 试用上升沿触发的边沿型D触发器和与非门，设计一个按自然态序进行计数的十进制同步加法计数器。解：电路图： 5-15 试用JK触发器设计一个同步十进制计数器，要实现的状态图如题5-15图所示。解：电路图如下：5-16 试设计一个具有如题5-16图所示功能的计数器电路，图中M为控制变量。M = 0，计数器为8421码六进制加法；M = 1，计数器为循环码六进制计数。 解：电路图如下：5-17 试用JK触发器设计一个同步2421（A）码的十进制计数器，电路的状态图如题5-17图所示。 解：电路图如下： 5-18 试用JK触发器设计一个同步余3循环码十进制减法计数器，电路的状态图如题5-18图所示。 解：电路图如下： 5-19 用JK触发器设计一个步进电机用的三相六状态脉冲分配器。如果用1表示线圈导通，用0表示线圈截止，则三个线圈ABC的状态图如题5-19图所示。在正转时输入端G为1，反转时为0。 解：电路图如下：5-20 用JK触发器设计一个按自然态序进行计数的同步加法计数器，要求当控制信号M = 0时为六进制，M = 1时为十二进制。解：电路图实现如下：5-21 分析题5-21图所示各电路，画出它们的状态图和时序图，指出各是几进制计数器。解：状态图： 时序图： 5-22 试分析题5-22图所示电路，指出各计数器的计数长度M是多少？并画出相应的状态图。 解：74161为异步清零，同步置数的4位同步二进制加法计数器（a） 为13进制同步加法计数器，状态转换图如下：（b） 为9进制加法计数器，状态转换图如下：（c） 为15进制计数器，状态转换图如下：（d） 为7进制计数器，状态转换图如下： 5-23 试分析题5-23图所示电路的计数长度为多少，采用的是哪种接法。分别画出（）和（）的状态图。若电路作为分频器使用，则芯片（）的CO端输出的脉冲和时钟CP的分频比为多少？题5-23图 解：（）为7进制同步加法计数器，其状态图如下： （）为5进制同步加法计数器，其状态图如下： 两片74160计数器之间采用异步接法。 若电路作为分频器使用，则芯片（）的CO端输出的脉冲和时钟CP的分频比为1:35。5-24 试分析题5-24图所示电路，分别画出两个芯片的状态图。若电路作为分频器使用，则74161的输出Y与时钟CP的分频比为多少？解：图中74160为6进制同步加法计数器，状态图如下： 图中74161为6进制同步加法计数器，状态图如下： 若电路作为分频器使用，则74161的输出Y与时钟CP的分频比为1:365-25 试分析题5-25图所示各电路，画它们的状态图和状态表，指出各是几进制计数器。 解：（a）状态表：Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 0 0 10 0 1 00 0 1 10 1 0 00 0 0 0状态图： 为五进制计数器（b）状态表：Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 10 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 10 0 0 0状态图： 为九进制计数器 （c）状态表： Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 11 0 0 1状态图： 为七进制计数器5-26 分析题5-26图所示各电路，分别指出它们各是几进制计数器。 解：（a）图中74290（）构成10进制，74290（）构成9进制，74290（）的状态图如下： 所以电路构成910进制计数器。 （b）根据归零逻辑可知，采用异步清零时SN = （1000 1000）2 = （136）10所以电路构成136进制计数器。5-27 试分别画出利用下列方法构成的六进制计数器的连线图。（1） 利用74161的异步清零功能；（2） 利用74163的同步清零功能；（3） 利用74161或74163的同步置数功能；（4） 利用74290的异步清零功能。解：（1） （2） （3） （4） 5-28 试分别画出用74161的异步清零和同步置数功能构成的下列计数器的连线图。（1）60进制计数器 （2）180进制计数器解：（1）异步清零电路图如下： 同步置数电路图如下： （2）异步清零电路图如下： 同步置数电路图如下： 5-29 试分别画出用74290构成的下列计数器的连线图： （1）9进制计数器 （2）50进制计数器 （3）30进制计数器 （4）88进制计数器解：（1）9进制计数器电路图如下： （2）50进制计数器电路图如下： （3）30进制计数器电路图如下：(4) 88进制计数器电路图如下：5-30 用74163设计一个按自然态序进行计数的同步加法计数器，要求当控制信号M=0时为六进制，M=1时为十二进制。解：电路实现如下： 5-31 试分别画出用74164（8位单向移位寄存器）构成的下列环形计数器： （1）5位环形计数器； （2）7位环形计数器。解：（1）5位环形计数器电路图如下： （2）7位环形计数器电路图如下：5-32 试分别画出用74164构成的下列扭环形计数器： （1）4位能自启动的扭环形计数器； （2）8位扭环形计数器。解：（1）4位能自启动的扭环形计数器电路图如下： （2）8位扭环形计数器电路图如下： 5-33 试分别画出用74164构成的最大长度移位型计数器： （1）3位最大长度移位型计数器； （2）7位最大长度移位型计数器。解：（1）电路图如下： （2）电路图如下： 5-34 试画出用74161（4位二进制同步加法计数器）构成具有时序状态为0,1,2,3,4,5,8,9,10,11,14,15的计数器。解：电路图如下：5-35 用计数器74LS161和数据选择器（MUX）74LS151设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性地输出00101101的脉冲序列。 解：电路图如下：5-36 用计数器74LS161及8选1（MUX）74LS151各一片以及必要的辅助电路产生序列信号01001100010111。 解：电路图如下：5-37 用计数器74LS161及8选1（MUX）74LS151各一片以及必要的辅助电路产生如下序列信号： 当X = 0时，序列信号为01101101； 当X = 1时，序列信号为1010010。解：电路图如下：5-38 用移位寄存器以及必要的辅助电路设计一个同步时序电路，它有两个输入X1和X2，一个输出Z。当X1连续输入3个1（正好3个）后，X2再输入1个1时，输出Z为1，而且在同一时间内X1和X2不能同时为1。画出状态图并用电路实现。 解：输入X1,X2与输出Z之间的关系为:CP 1 2 3 4 5 5X1X2Z 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 1 0电路图如下： 5-39 用74LS161计数器为核心器件实现如题5-39图所示的状态图，其中X1X2/Z表示输入/输出，且X1与X2不能同时为1。 解： (1)输出变量为：Z = S3*X2 (2)计数控制信号：CT = *X1 (3)置数控制信号：LD = (4)并行置数信号：D2 = D1 = D0 = 0电路图如下：5-40 用74LS161计数器以及必要的辅助电路实现如题5-40图所示的状态图。解：（1）CT = b （2）LD = c + S4 * b （3）D2 = 0 , D1 = c ， D0 = 0电路实现如下：