多晶硅的应用及自对准工艺.doc

1. 自对准技术：
自对准工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区，同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准，借以减小寄生电容，可提高MOS集成电路的开关速度和工作频率，同时也减小器件尺寸而提高电路的集成度。
自对准工艺在隔离氧化前的工序与一般用PN结隔离制造集成电路的工序相同。隔离氧化后，在氧化层上淀积一层厚1000~1200埃的硬Si3N4膜，然后套隔离区及基区的复合版，以光刻胶作为掩蔽，用等离子刻蚀方法去除隔离区及基区上的硬Si3N4膜，露出氧化层，用比隔离区面积稍大的掩膜版光刻隔离区，进行隔离扩散后用氢氟酸溶液漂去基区上的氧化层，到此也就完成了隔离区与基区之间的自行对准工序。随后进行基区扩散的同时进行发射区氧化，再用等离子刻蚀方法去除作为掩蔽用的硬Si3N4膜。自对准工艺如下页图a~f所示。
现在有一种全自对准槽栅IGBT(绝缘栅双极晶体管)结构，其工艺简单，全套工艺只有两张光刻版，提高了工艺成品率。它独特的IGBT沟道多重短路结构，有效地防止了器件闩锁，采用氧化层硬掩膜和硅化物工艺，实现了全自对准的多晶硅反刻和金属连接，增加了IGBT芯片单位面积的元胞密度和沟道宽度，提高了器件的电流能力。用砷(As)掺杂代替磷(P)掺杂，有效地提高了源区表面浓度，实现了浅结工艺。整套工艺只要P+和槽栅两张掩膜版，取消了光刻套准，从而极大地缩小了IGBT的元胞尺寸，增大了单位面积的元胞密度和沟道宽度，降低了器件的导通电阻。

2. 多晶硅在半导体工艺中的应用
多晶硅作为重要的硅单质材料之一，早期仅用作生产单晶硅的原料。从 20 世纪 60 年代开始，多晶硅薄膜才逐渐应用于微电子领域，成为制作 IC 中的 MOS 管栅极、互连线、桥接线及电容器极板的重要材料。
在压阻传感器方面，与单晶硅相比，多晶硅薄膜器件无需 p-n 结衬底隔离，可实现高温工作；与绝缘体上单晶硅（SOI）相比，其具有工艺简单、制造成本低的优势。但是，普通多晶硅压阻传感器灵敏度偏低，温度系数较高。多晶硅薄膜淀积方法很多，其中CVD法凭借其工艺简单、成膜质量高、可批量生产等优点得到广泛应用。目前，LPCVD法是多数商用传感器制作多晶硅电阻的首选工艺，主要基于硅烷的热分解或卤硅烷的氢还原反应。影响LPCVD法成膜质量的因素主要为淀积温度、硅烷浓度和反应压强，而淀积速率取决于淀积温度和SiH4流量。随着反应的进行，SiH4浓度沿气流方向逐渐递减，使样品片间均一性变差。虽然可采用温度梯度补偿，抵消SiH4损耗的影响，但是温度的微小变化，仍会改变淀积速率，造成片间均一性变差。研究表明，在其他条件不变情况下，淀积温度每改变1°C，淀积速率就变化5%~5.5%。此外，片内均一性也受样品温度分布及表面气体流动模式的影响。当样片受热不均、与炉管不共心或放置不当时，片内均一性就会下降。一般来说，片内误差在淀积速率较低时约为4%，在淀积速率较高时可达20%。
现在有一种铝诱导晶化法，是一种在玻璃等廉价衬底上低温制备大晶粒、高结晶质量的多晶硅薄膜的新方法。它所制备的多晶硅薄膜具有非常强的（111）择优取向，而 Si（111）和 BaSi2的晶格错配率仅为 1％。BaSi2晶体的禁带宽度为 1.5eV，在 1.5eV 时的光吸收系数比晶硅高两个数量级，因此其是很有潜力的太阳电池材料。

3. 简述双极晶体管电流放大系数随频率变化的原因
晶体管有高频管和低频管之分，一般来说低频管只能用在3MC以下的频率范围；而高频管则可以用到几十或者几百MC的高频范围，有时称超过75MC的管子为超高频晶体管。下图是电流放大系数随频率变化的关系图，由图可看出频率每提高一倍，电流放大系数下降一半。

晶体管的共射极电流放大系数β与信号频率f间的关系为： 式中，β0为低频是的电流放大系数，fβ为共射极的截止频率。特征频率fT是晶体管可以起电流放大作用的最高频率的限度，是共射极电路设计的一个重要依据，，fT也被称为“增益宽带乘积”。因为β反映了晶体管对电流的增益作用，f代表了从低频起到某一频率f的频带宽度。所以β和f的乘积就代表了增益带宽乘积。
晶体管的电流放大系数随讯号频率增高而下降，有如下四种原因：
1、发射结势垒电容的充放电引起发射效率的下降。根据晶体管的等效电路，如下图所示。PN结的势垒电容是并联在PN结电阻上的。交流讯号ie的一部分流过势垒电容CT，它不参加基区输运。因此使注入到基区的电子扩散流在总电流中的比例下降了。频率越高，CT容抗越小，通过CT的电流越大电流放大系数就越小。

2、基区渡越时间使基区输运系数下降。扩散通过基区的少子具有与其有效质量及迁移率相关联的一定的惯性，如果加到发射结上的电压的频率不断的增加，载流子对外讯号就不能瞬间响应。其结果造成物理滞后，使复合增加，电流增益下降。
3、集电极势垒渡越时间使电流放大系数下降。基区中的少子输运到集电结边界后，还要越过集电结势垒区，才能到达集电区。因此在高频讯号下，必将引起势垒区中电荷积累的迅速变化，所以需要有部分少子电流去提供这一积累，使越过势垒区能到达集电区的少子数目比由基区输运来的少了。因此使电流放大系数下降了。
4、集电结势垒电容的影响。和发射结相似，集电结还存在势垒电容CT和集电极体电阻rce，所以电流越过集电结后还不能全部变成有用的ic，有一部分还要对势垒电容CT充放电，引起电流放大系数的下降和电流的延迟。
计算：
发射效率为:
基区输运系数为：
共基极电流增益：
基区扩散长度为：
同理：
因为 <<1
此时，

所以，当w/Lp<<1时，IEP=ICP
又因为：
所以：

所以：