《电子技术基础(第五版)》电子课件第六章复习课程.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第六章 触发器及时序逻辑电路,61,触发器,62,常用的时序逻辑电路,63,数,/,模与模,/,数转换器,组合电路与时序逻辑电路的区别,组合电路：,电路的输出,只与电路的输入有关，,与电路,原来,的状态,无关,时序逻辑电路：,电路在某一给定时刻的输出,取决于,该时刻电路的输入,还,取决于,原来,状态,由触发器保存,时序逻辑电路：,组合电路,+,触发器,电路的状态与,时间,顺序有关,本章重点：,触发器外部逻辑功能、触发方式,.,能够存储一位二进制数码的基本单元电路,.,（,1,）有两个稳定的工作状态，分别用,“,0,”,和,“,1,”,表示,.,组合电路：,不含记忆元件,、无反馈,、输出与原来状态无关,触发器：,触发器的基本特点：,（,2,）在适当信号的作用下，两种稳定状态可以相互转换,.,（,3,）输入信号消失后，能将获得的新状态保持下来,.,61,触发器,具有记忆功能,1.,了解时序逻辑电路的特点和基本组成,.,2.,了解基本,RS,触发器、同步,RS,触发器的电路组成和逻辑功能,.,3.,掌握,JK,触发器、,D,触发器、,T,触发器的逻辑功能,.,1.,基本,RS,触发器,（,1,）电路组成与逻辑符号,一、,RS,触发器,&,&,基本,RS,触发器的逻辑电路,两个输入端：,两个输出端：,两个稳定状态：,触发器是“,0”,状态,触发器是“,1”,状态,有两条反馈线：,（,2,）工作原理,0,1,1,0,触发器被,“置,0”,&,&,1,0,触发器被,“置,1”,0,1,1,0,0,1,&,&,若触发器的原状态为“,1”,1,1,若触发器的原状态为“,0”,触发器,保持,原状态“,0”,不变,0,1,触发器,保持,原状态“,1”,不变,&,&,0,1,1,1,0,1,&,&,0,1,0,0,1,1,“,不允许”,&,&,“,不定”,（,3,）逻辑功能,输入,输出,功能,0,1,0,1,0,0,置,0,1,0,0,1,1,1,置,1,1,1,0,1,0,1,保持,0,0,0,1,不定,真值表,&,&,&,&,&,&,1,1,0,0,0,0,1,1,置,0,置,1,&,&,1,1,0,0,保持,不定,逻辑符号,负脉冲触发,优点：,电路简单，构成各种高性能触发器的基础,.,缺点：,（,1,）触发器的状态受输入信号,直接控制,.,（,2,）时,状态不定,.,触发器在外加信号作用下，状态发生了转换，称为,“翻转”,.,外加的信号称为,“触发脉冲”,.,R,D,、,S,D,上,加的非号“”,，表示负脉冲触发，即,低电平有效,；,不加非号,的，表示正脉冲触发，即,高电平有效,.,触发器的基本特点：,（,1,）触发器有,两个互补的输出端,与 ；,（,2,）触发,器具有,0,和,1,两个稳定状态,；,（,3,）触发器具有触发,翻转,的功能；,（,4,）触发器具有,记忆能力,.,在外加信号作用下，状态发生的转换,当 时触发器的状态由前一时刻的,端的信号所决定,.,因此一个触发器可以保存,1,位二进制数,.,例,6,1,根据图,8-2,所给出的 端的输入波形，画出基本,RS,触发器 端的波形,.,设触发器的初始状态为“,0”,图,8-2,解：,2,、同步,RS,触发器,若多个触发器，同步动作，以取得系统的协调,.,用同步信号去控制，该同步信号称为,时钟脉冲,（,1,）电路组成与逻辑符号,&,&,&,&,同步,RS,触发器的逻辑电路,基本,RS,触发器,控制门,异步置,0,端,异步置,1,端,时钟脉冲,&,&,&,&,当,CP=0,时，,G,3,、,G,4,被,封锁,触发器,保持,原状态,当,CP=1,时，,G,3,、,G,4,被,打开,接收信号,（,2,）逻辑功能,触发器的状态不受输入信号的影响,.,同步,RS,触发器逻辑电路,同步,RS,触发器与基本,RS,触发器的主要区别,：同步,RS,触发器状态的变化与时钟脉冲,同步,输入,输出,功能,CP,R,S,0,0,1,0,1,保持,1,0,1,0,1,1,1,置,1,1,1,0,0,1,0,0,置,0,1,0,0,0,1,0,1,保持,1,1,1,0,1,不定,真值表,优点：,CP=1,期间接收信号,缺点：,CP=1,期间，,R,、,S,仍直接控制着,例,6-2,根据图,8-5,所给出的时钟脉冲,CP,和,R,、,S,端的输入波形，画出同步,RS,触发器 端的波形,.,设触发器的初始状态为,“,0,”,.,CP,R,S,1,2,3,图,8-5,解：,二、其他类型触发器,当,CP,脉冲的高电平较宽时，触发器的状态就不是每输入一,CP,脉冲翻转一次，出现所谓的“,空翻,”现象,.,边沿触发器的特点：,在时钟脉冲,CP,的,上升沿,或,下降沿,的,瞬间,触发，触发器的新状态取决于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变,.,边沿触发器的分类：,JK,触发器、,D,触发器、,T,触发器,.,同步,RS,触发器存在的问题：,触决“,（,1,）,空翻,；（,2,）,R=1,，,S=1,时不定,”两个问题的办法,：,采用主从触发器、维持阻塞触发器和边沿触发器等，重点介绍边沿触发器,采用,JK,触发器、,T,触发器和,D,触发器等,R,1J,C1,1K,S,（,1,）逻辑符号,1,、,JK,触发器,、：输入端,：异步置、置端（不受,CP,限制）,：输出端,CP,：时钟控制输入端,上升沿触发,下降沿触发,逻辑符号,（,2,）逻辑功能,计数,特征方程：,输入,输出,J,K,0,0,0,1,0,1,0,1,1,1,真值表,保持,具有,置,0,、,置,1,、,保持,和,计数,功能,例,6-3,根据图,8-7,所给出的时钟脉冲,CP,和,J,、,K,端的输入波形，画出,CP,下降沿触发的,JK,触发器的,Q,端的波形,.,设触发器的初始状态为“,0”.,CP,J,K,1,2,3,4,5,6,图,8-7,解：,2,、,D,触发器,逻辑符号,真值表,输入,输出,D,Q,n,+1,0,0,1,1,特征方程：,Q,n,+1,=D,D,触发器具有,置,0,和,置,1,功能,例,6-4,根据图,8-8,所给出的时钟脉冲,CP,和,D,端的输入波形，画出,CP,上升沿触发的,D,触发器的,Q,端的波形,.,设触发器的初始状态为“,0”.,CP,D,1,2,3,4,图,8-8,解：,3,、,T,触发器,逻辑符号,真值表,输入,输出,T,Q,n,+1,0,Q,n,1,Q,n,特征方程：,T,触发器具有,保持,和,翻转,的功能,例,6-5,根据图,8-9,所给出的时钟脉冲,CP,和,T,端的输入波形，画出,CP,下降沿触发的,T,触发器的 端的波形,.,设触发器的初始状态为“,0”.,解：,1,2,3,4,5,CP,T,图,8-9,真值表,KJQ,n,+1,00Q,n,100,011,11,真值表,TQ,n,+1,0Q,n,1,由,JK,触发器构成,T,触发器,把,JK,触发器中的,J,和,K,端,并在一起,作为,T,端，构成,T,触发器,JK,触发器的,J,端,通过反相器,接,K,端形成,D,触发器,真值表,D Q,n,+1,0 0,1 1,特征方程：,Q,n,+1,=D,由,JK,触发器构成的,D,触发器,三、集成触发器,集成触发器有,TTL,型和,CMOS,型两种,14,13,12,11,10,9,8,1,2,3,4,5,6,7,74HC74,边沿,D,触发器,74HC74,的外引脚,返回章目录,时序逻辑电路的特点：,任一时刻电路的输出状态不仅取决于该时刻的输入信号，而且与前一时刻电路的状态有关,.,时序逻辑电路的分类：,寄存器、,计数器,.,一、寄存器,用来暂时存放数据的逻辑部件，,由,触发器,和,门电路,组成,.,具有,接收,数据、,存放,数据和,输出,数据的功能,.,分类：,数码寄存器和移位寄存器,.,6-2,常用的时序逻辑电路,一个触发器就是最简单的寄存器，它能存放,1,位二进制代码,.k,个触发器能够存放,k,位二进制代码,.,定义：,功能：,1.,掌握寄存器、计数器的功能和常见类型,.,2.,能识读常用寄存器、计数器集成电路的引脚,.,1,、数码寄存器,4,位数码寄存器的逻辑电路图,（,1,）清零,（,2,）接收数码,CP,下降沿到来时，接收各触发器,D,端的信号,.,并行输入，并行输出,.,1,0,1,1,1,0,1,1,2,、移位寄存器,串行输入,串行输出,FF,0,FF,1,FF,2,FF,3,4,位左移寄存器的逻辑电路图,（,1,）单向移位寄存器,定义：,在移位脉冲作用下，所存数码只能向一个方向（左或右）移动的寄存器,.,（,1,）清零,（,2,）输入数据,1,1,0,0,第,1,位移位脉冲到来时,第,2,位移位脉冲到来时,1,1,0,第,3,个脉冲到来时,1,1,1,1,1,第,4,个脉冲到来时,1,0,例如,输入,1011,0,0,0,0,0,输入,输出,移位过程,CP,D,0,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,清零,1,1,0,0,0,1,左移一位,2,0,0,0,1,0,左移两位,3,1,0,1,0,1,左移三位,4,1,1,0,1,1,左移四位,4,位左移寄存器的状态真值表,（,2,）双向移位寄存器,定义：,同时具有左移与右移功能的寄存器,双向移位寄存器,74LS194,的引脚图,14,13,12,11,10,9,8,1,2,3,4,5,6,7,CT74LS194,15,16,工作方式控制端,清零端,并行数据输入端,并行数据输出端,右移串行数据输入端,左移串行数据输入端,脉冲输入端,集成双向移位寄存器,74LS194,的功能真值表,清零端,控制端,时钟脉冲端,功能,M,1,M,0,0,清零：,Q,i,全为,“,0,”,1,0,0,保持：,1,0,1,上升沿,串行输入、右移：,1,1,0,上升沿,串行输入、左移：,1,1,1,上升沿,并行输入：,二、计数器,定义,：,用来统计脉冲的个数，还可用来定时、分频或者进行数据运算,.,1,、计数器的分类,计数器,二进制,十进制,N,进制,按计数器数字的增减为,加,减,可逆,按,CP,脉冲引入的方式分,异步,同步,按计数器数字的增减为,加,减,可逆,按,CP,脉冲引入的方式分,异步,同步,2,、异步计数器,（,1,）异步二进制计数器,异步三位二进制加法计数器逻辑电路图,0,1,0,0,1,1,1,1,1,0,0,1,0,0,0,1,0,0,0,0,1,1,1,1,0,0,0,0,0,J,、,K,均悬空，各触发器处于“计数”状态,CP,0,=CP CP,1,=Q,0,CP,2=,Q,1,当低位触发器的状态从,1,变为,0,时，高一位触发器就翻转,计数脉冲,原状态,新状态,脉冲有无下降沿,0,0,0,0,0,0,0,1,0,0,0,0,0,1,有,2,0,0,1,0,1,0,有,有,3,0,1,0,0,1,1,有,4,0,1,1,1,0,0,有,有,有,5,1,0,0,1,0,1,有,6,1,0,1,1,1,0,有,有,7,1,1,0,1,1,1,有,8,1,1,1,0,0,0,有,有,有,异步三位二进制加法计数器的状态真值表,CP,1,2,3,4,5,6,7,8,Q,0,Q,1,Q,2,异步三位二进制加法计数器时序图,异步三位二进制减法计数器逻辑电路图,计数脉冲,计数状态,计数脉冲,计数状态,0,0,0,0,5,1,0,1,1,0,0,1,6,1,1,0,2,0,1,0,7,1,1,1,3,0,1,1,8,0,0,0,4,1,0,0,异步三位二进制加法计数器的状态真值表,（,2,）异步十进制加法计数器,异步十进制加法计数器逻辑电路图,计数脉冲,原状态,新状态,进位输出,C,0,0,0,0,0,0,0,0,1,0,1,0,0,0,1,0,0,1,0,0,2,0,0,1,0,0,0,1,1,0,3,0,0,1,1,0,1,0,0,0,4,0,1,0,0,0,1,0,1,0,5,0,1,0,1,0,1,1,0,0,6,0,1,1,0,0,1,1,1,0,7,0,1,1,1,1,0,0,0,0,8,1,0,0,0,1,0,0,1,0,9,0,0,0,1,0,0,0,0,1,异步十进制加法计数器的状态真值表,14,13,12,11,10,9,8,1,2,3,4,5,6,7,74LS190,15,16,集成十进制可逆计数器,74LS190,引脚图,控制端,使能控制端,预置数功能端,串行时钟输出端,进位,/,借位输出端,预置数据输入端,数据输出端,计数脉冲输出端,D,C,B,A,CP,Q,D,Q,C,Q,B,Q,A,CO/BO,0,0,1,0,1,0,1,0,1,0,0,1,0,0,上升沿,0,0,0,0,0,0,1,0,0,上升沿,0,0,0,1,0,0,1,0,0,上升沿,0,0,1,0,0,0,1,0,0,_,_,_,上升沿,上升沿,_,_,1,0,0,上升沿,1,0,0,0,0,0,1,0,0,上升沿,1,0,0,1,1,上升沿,1,0,1,上升沿,0,0,0,0,1,上升沿,1,0,1,上升沿,1,0,0,1,0,0,1,0,1,上升沿,1,0,0,0,0,0,1,0,1,_,_,_,上升沿,上升沿,_,_,1,0,1,上升沿,0,0,1,0,0,0,1,0,0,上升沿,0,0,0,1,0,0,1,1,不变,不变,不变,不变,不变,1,集成十进制可逆计数器,74LS190,的功能真值表,返回章目录,6-3,数,/,模与模,/,数转换器,数,/,模转换器（,DAC,）,将数字信号转换为模拟信号的电路,模,/,数转换器（,ACD,）,将模拟信号转换为数字信号的电路,传感器,ADC,数字信号,处理系统,DAC,执行机构,数字信号,数字信号,模拟信号,非电模拟量,模拟物理量输出,典型数字控制系统框图,模拟信号,1.,了解数,/,模和模,/,数转换的概念及其应用,.,2.,了解模,/,数转换器的结构和各信号的互换过程,.,一、数,/,模转换器（,DAC,）,二、模,/,数转换器（,ADC,）,6-3,数,/,模与模,/,数转换器,一、数,/,模转换器（,DAC,）,输入寄存器,模拟开关,电阻网络,运算放大器,数字量输入,n,位,模拟电压输出,参考电压源,U,REF,n,位,DAC,的组成框图,16,15,14,13,12,11,8,1,2,3,4,5,6,7,DAC0832,17,20,9,10,19,18,8,位,DAC0832,的引脚图,模拟电流输出端,数字地,基准参考电压端,模拟地,外接反馈电阻端,控制传输信号输入端,输入锁存使能端,写信号端,数据输入端,片选信号端,二、模,/,数 转换器（,ADC,）,A/D,转换的一般步骤,u,i,（,t,）,C,ADC,的,量化编码,电路,d,n,-1,d,1,d,0,u,i,（,t,）,S,模拟量,数字量,量化编码,取样保持,（,S/H S,ample,/,H,old,）,1,、采样,保持电路,采样：,把连续变化的模拟信号定时测量，抽取样值,.,保持：,保持采样信号在下一个采样脉冲到来之前不变,.,作用：通过采样，一个时间上连续变化的模拟信号就转换成随时间断续变化的脉冲信号,.,采样,保持电路,-,+,u,i,V,u,s,C,u,o,u,x,当,u,s,为,高,电平：,V,导通，,C,充电至：,u,O,=,u,i,=,u,C,当,u,s,为,低,电平：,V,截止，,C,基本不放电,.,u,O,保持,采样,保持电路各部分的波形图,0,u,i,0,u,s,u,x,u,o,0,0,t,t,t,t,2,、量化,编码电路,量化单位,数字信号最低位,LSB,所对应的模拟信号大小，,用,表示（即,1,）,.,量化,把取样后的保持信号化为最小量化单位的整数倍,.,量化误差,因模拟电压不一定能被,整除而引起的误差,.,编码,把量化的数值用二进制代码表示,.,划分量化电平的两种方法,0=0,1=2/15,2=4/15,3=6/15,4=8/15,5=10/15,6=12/15,7=14/15,0,1V,1/8,2/8,3/8,4/8,5/8,6/8,7/8,000,001,010,011,100,101,110,111,模拟,电平,二进制,代码,代表的,模拟电平,0=0,1=1/8,2=2/8,3=3/8,4=4/8,5=5/8,6=6/8,7=7/,8,1V,1/15,3/15,5/15,7/15,9/15,11/15,13/15,000,001,010,011,100,101,110,111,0,模拟,电平,二进制,代码,代表的,模拟电平,最大量化误差,=,=,（,1/8,）,V,=,/2=,（,1/15,）,V,3,、集成,ADC0809,简介,ADC0809,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,模拟信号输入端,启动信号端,地址锁存信号,模拟通道选择器地址输入端,转换结束信号,输出允许控制端,时钟信号,A/D,转换器的参考电压端,数字量的输出端,8,位,ADC0809,引脚功能,返回章目录,