ADC选型和基本原理TI省名师优质课获奖课件市赛课一等奖课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,本幻灯片资料仅供参考，不能作为科学依据，如有不当之处，请参考专业资料。谢谢,ADC selection and Basic principles,Basic principles,第1页,采样过程是经过模拟电子开关 S实现。模拟电子开关每隔一定时间间隔闭合次，当一个连续模拟信号通这个电子开关时，就会转换若干个离散脉冲信号。,输入模拟电压,u,i,CP,取样展宽信号,u,i,S,ADC,电子开关S,受CP控制,.,.,.,D,n-1,D,1,D,0,ADC,量化,编码电路,N位数字量,输 出,经过采样脉冲作用，转换成时间上离散、但幅值上仍连续离散模拟信号。量化编码就是先将幅值连续可变采样信号量化成幅值有限离散信号，再将这,些离散信号用对应量化电平一组二进制代码表示。,第2页,u,i,Input signal waveform sampling circuit,Discrete sampling circuit output waveform,t,u,Sampling,Interval,Time,Sample Holding Time,第3页,Basic sampled-data systems,The figure shows a typical sampled data DSP system block diagram.The actual analog-to-digital conversion,analog signal usually must go through certain types of signal conditioning circuits,these signals to perform as amplification,attenuation,and filtering such functions.Requires low-pass/band pass filter to unwanted signals eliminated from the useful bandwidth,and can prevent the occurrence of aliasing.,第4页,1.Sampling and keeping,Sampling Theorem(Nyquists Law):a signal with a bandwidth f must be sampled at a rate 2 ,or information about the signal will be lost.If the sampling frequency less than twice the bandwidth of the analog signal,aliasing phenomenon appears.,usually,=(35),第5页,Quantization and coding,1.Quantization:Digital signal,not only in time is discrete,but also numerical value of the change is not continuous.That the size of any digital is only a certain specified minimum number of integer units.Therefore,before A/D conversion must also be sampled voltage into the smallest integral multiple of the number of units,the conversion process is known as quantitative.,第6页,2.coding:The quantized signal with the corresponding quantization level of a binary code to represent the process called encoding.,Quantify the voltage difference between the two is called quantization interval S,the median quantitative voltage more finer quantization level,S values will become.,第7页,Eg:,To 0 1V analog voltage for the three binary encoding.,Analog voltage,0V,1/8 V,2/8 V,3/8 V,4/8 V,5/8 V,6/8 V,7/8 V,1V,Binary code,000,001,010,011,100,101,110,111,Code corresponding to the discrete level simulation,0,0V,1,1/8 V,2,2/8 V,3,3/8 V,4,4/8 V,5,5/8 V,6,6/8 V,7,7/8 V,We can see，,the maximum quantization error,is,=,1/8 V。,第8页,Classification,1.SAR（逐次迫近）型ADC：,逐次比较型AD由一个比较器和DA转换器经过逐次比较逻辑组成，从MSB开始，次序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（12位）时价格很高。,TLC0831(德州仪器企业（TI）推出TLC0831/2是广泛应用8位A/D转换器。)TLC0831能够外接高精度基准以提升转换精度，TLC0832基准输入在片内与VCC连接。TLC0831/2操作非常类似,TLC0834,/8（更多输入通道），为以后升级提供便利。,第9页,第10页,2.-(Delta-Sigma)调制型 ADC：,-型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路数字部分基本上轻易单片化，所以轻易做到高分辨率。主要用于音频和测量。,第11页,第12页,3.,右图为12位流水线ADC结构图。输入Vin首先被采样/保持（S&H）电路所采样，同时第一级闪速ADC把它量化为3位，此3位输出送给一3位DAC（含有12位精度），输入信号减去此DAC输出，放大4倍送给下一级（第二级），继续重复上述过程，每级提供3位，直到最终一级4位闪ADC。,对应,某一次采样，因为每级在不一样时间得到变换结果，所以在进行数字误差校正前用移位存放器对各级结果先按时间对准。注意只要某一级完成了某一采样变换，得到结果并把差值送给下一级，它就能够处理下一个采样。所以流水线操作提升了处理能力。,第13页,流水线ADC结构适合于几Msps到100Msps采样速率，其复杂性随分辨率增加只是线性（而不是指数）增加，含有高速、高精度和低功耗特征，适合用于各种场所，尤其是数字通讯领域，在这些领域中转换器动态性能经常比微分非线性(DNL)和积分非线性等传统ADC特征更主要。在大多数应用中，流水线ADC数据延迟都无关紧要。,第14页,ADC main key specifications,1.Resolution,ADC output is usually expressed in binary bits.The more bits,the smaller the error,the higher the conversion accuracy.,2.Conversion time,ADC refers to the completion of a measurement of the analog-to-digital conversion is completed the amount of time required.It reflects the speed of ADC conversion rate.,第15页,3.Absolute Accuracy,It Means the ADC converted from digital to analog represents the actual difference between analog input values,usually represented by digital simulation of the lowest input Ulsb（最低有效位电压）to measure.,4.SFDR(Spurious Free Dynamic range),IN ADC:无杂散动态范围是指载波频率(最大信号成份)RMS（有效值）幅度与次最大噪声成份或谐波失真成份RMS值之比，SFDR通常以dBc(相对于载波频率幅度)表示。,第16页,5.SNR（Signal to Noise Ratio）：,Affect the useful signal power and noise power ratio of signal,#6.Offset Error：Input signal is zero,but the value of the output signal is not zero.It can be solved by using a external potentiometer to the minimum.,#7.线性度(Linearity)实际转换器转移函数与理想直线最大偏移。,#8.其它指标还有：相对精度(Relative Accuracy)，微分非线性，单调性和无错码，,总谐波失真,（Total Harmonic Distotortion缩写THD）和,积分非线性,。,第17页,ADC IN TI,第18页,Basic ADC,(ADC0809),左图是ADC0809集成芯片引脚图。它是一个28脚芯片，采取CMOS工艺制成8位ADC，内部采取逐次比较结构形式。各引脚作用以下：,IN,0,IN,7,为8个模拟信号输入端。由地址译码器控制将其中一路送入转换器进行转换。,ADDRESSA,、,B,、,C,、,D,是模拟信道地址选择。,CP为时钟脉冲输入端。ALE是地址锁存允许信号，高电平时可进行模拟信道地址选择；START是开启信号。上升沿将存放器清零，下降沿开始进行转换；EOC为模数转换结束，高电平有效；2-12-8 是数字量输出端口；REF(+)为正参考电压输出；REF(-)是负参考电压输出。,第19页,集成ADC0809芯片内部包含,模拟多路转换开关和A/D转换,两大部分。,模拟多路转换开关由8路模,拟开关和3位地址锁存器与译,码器组成，地址锁存器允许信,号ALE将三位地址信号A,、,B、C和D进行锁存，然,后由译码电路选通其中一路摸,信号加到A/D转换部分进行转,换。A/D转换部分包含比较器、逐次迫近存放器SAR、256R电阻网络、树状电子开关、控制与时序电路等，另外含有三态输出锁存缓冲器，其输出数据线可直接连CPU数据总线。,第20页,第21页,ADS5483,ADC 拥有同类竞争处理方案难以企及高信噪比(SNR)与无杂散动态范围(SFDR)，可经过第二奈奎斯特区(Nyquist zone)接收来自 DC 输入频率。采样速率为 135 MSPS ADC 在输入频率(IF)为 70 MHz 时可实现 78.6 dBFS SNR 以及 95 dBc SFDR，与同类 ADC 相比，SNR 高出 3.5 dB，SFDR 高出 8 dB。更高性能 ADS 5483 能够显著增强设计灵活性，进而使众多应用受益匪浅。比如，其不但可针对测量测试系统提供更高准确度，而且还能凭借更高带宽在包含空中接口等在内无线通信领域提供更高灵敏度，如 WCDMA、TD-SCDMA、,WiMAX,（,全球微波互联接入,）、,LTE,以及,多载波,3,GSM,等。,第22页,奈奎斯特带宽被定义为从dc 到fs/2频谱。该频谱被分割为一个有着无限数目标奈奎斯特区，如图所表示，每个区有一个与0.5 fs 相等带宽。实际上理想采样器继FFT处理器之后由ADC所取代。FFT处理器只能提供从 dc 到 fs/2输出，如出现在第一个奈奎斯特区中信号或混叠。,第23页,ADS795x,该系列器件不但可针对高密度应用实现优异线性与 AC 性能，而且优化后还能最大程度地提升诸如手持式医疗仪器、可编程逻辑,控制器,以及,数字电源,等电池供电及低电压应用性能。ADS795x 产品系列高度集成了众多组件，如,GPIO,、可编程告警阈值、板上定序器以及 SPI 兼容接口等，能最大程度地降低板级空间要 求，并简化与主机设备连接及相关软件。,第24页,ADS54R463,该新型管线式 ADC 可针对高于 500 MHz 输入频率(IF)提供业界最广无杂散动态范围(,SFDR,)以及最高信噪比(SNR)，从而不但可为数字预失真(DPD)处理方案实现更高效功率放大器线性化，为影像与通信系统实现更广覆盖范围与更高灵敏度，而且还可为宽带测试与测量设备实现更高准确度。,第25页,ADS5485,ADS5485具备高速度、高分辨率以及超低噪声等优异特征可显著优化相关应用性能。比如，该款ADC可针对70MHz输入频率(IF)实现75dBFS信噪比以及87dBc无杂散动态范围。ADS5485经过集成全差动输入缓冲器简化了模拟前端设计。该缓冲器采取TIBiCom3高速工艺技术开发，可针对输入频率提供恒定输入阻抗，并消除ADC追踪保持结构回扫问题，从而确保信号一致线性度。,TI(BB)-ADC,第26页,ADC in other company,AD7626,ADI企业AD7626,PulSAR,ADC刷新了16-bit数据采集性能，含有同类最正确15-bit有效位数（ENOB）及10-MSPS采样率，比其它SAR ADC快2.5倍。其它ADC工作速率较低，或者需要增加功耗来到达较高采样速率，这会影响交流和直流性能，而AD7626 PulSAR ADC可提供92-dB信噪比（SNR），比其它任何架构ADC高8 dB（1.3 bit）。,ADI+ADC选型表,第27页,LTC2274,LINER企业LTC2274 含有几个独特功效，可改进系统总体设计。就高灵敏度接收器应用而言，LTC2274 提供了一个内部透明高频抖动电路，在低电平输入信号时，可将 ADC SFDR 响应改进为远好于 100dBc。为了防止来自串行数字输出干扰，该器件提供一个可选数据扰码器，以使串行链路频谱随机化。还提供串行测试码型以方便串行接口测试。LTC2274 能够 105Msps 最大采样率工作，内部 PLL 能够配置为锁定在 3 个不一样采样率范围之一。采取片上时钟占空比稳定器电路，是为了方便以非 50%时钟占空比周期工作。为模拟和数字部分提供单独停机引脚以节约功率。,第28页,