LVDS_介绍.docx

１. LVDS介绍
    LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
    几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。
    减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。而ＧLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图１。
    LVDS在两个标准中定义。IEEE P1596.3(1996年３月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。
    图２给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
    不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过１０ｍ。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。
    LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+2.4V。
    ２ LVDS系统的设计
    LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。
    2.1 PCB板
  (A）至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；
   （B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源／地层隔离的不同层上；
   （C）使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端；
   （D）使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源／地层管脚放置；
   （E）电源层和地层应使用粗线，不要使用50Ω布线规则；
   （F）保持PCB地线层返回路径宽而短；
   （G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层；
   （H） 使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。
   2.2 板上导线
   （A） 微波传输线（microstrip）和带状线（stripline）都有较好性能；
   （B） 微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；
   （C） 带状线在信号间提供了更好的屏蔽。
   2.3 差分线
   （A）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍｍ），这样能减少反射并能确保耦合到的噪声为共模噪声；
   （B）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射；
   （C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；
   （D）尽量减少过孔和其它会引起线路不连续性的因素；
   （E）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替；
   （F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。
    2.4 终端
   （A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压；
   （B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声。
    2.5 未使用的管脚
    所有未使用的LVDS接收器输入管脚悬空，所有未使用的LVDS和TTL输出管脚悬空，将未使用的TTL发送／驱动器输入和控制／使能管脚接电源或地。
    2.6 媒质（电缆和连接器）选择
   （A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性；
   （B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；
   （C）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m～10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。
    2.7 在噪声环境中提高可靠性设计
    LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3所示。 图中R1、R3是可选的外接电阻，用来提高噪声容限，R2≈100Ω。
    当然，如果使用内嵌在芯片中的LVDS收发器，由于一般都有控制收发器是否工作的机制，因而这种悬置不会影响系统。
    ３. 应用实例
    LVDS技术目前在高速系统中应用的非常广泛，本文给出一个简单的例子来看一下具体的连线方式。加拿大PMC公司的DSLAM（数字用户线接入模块）方案中，利用LVDS技术实现点对点的单板互联，系统结构可扩展性非常好，实现了线卡上的高集成度，并且完全能够满足业务分散、控制集中带来的大量业务数据和控制流通信的要求。 图４描述了该系统线卡与线卡之间、线卡与背板之间的连线情形，使用的都是单工方式，所以需要两对线来实现双向通信。图中示出了三种不同连接方式，从上到下分别为：存在对应连接芯片；跨机架时实现终端匹配；同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差较大的影响。

4.LVDS输出接口电路类型
与TTL输出接口相同，LVDS输出接口也分为以下四种类型：
　　（l）单路6位LVDS输出接口
　　这种接口电路中，采用单路方式传输，每个基色信号采用6位数据，共18位RGB数据，因此，也称18位或18bit LVDS接口。此，也称18位或18bit LVDS接口。
　　（2）双路6位LVDS输出接口
　　这种接口电路中，采用双路方式传输，每个基色信号采用6位数据，其中奇路数据为18位，偶路数据为18位，共36位RGB数据，因此，也称36位或36bit LVDS接口。
　　（3）单路8位1TL输出接口
　　这种接口电路中，采用单路方式传输，每个基色信号采用8位数据，共24位RGB数据，因此，也称24位或24bit LVDS接口。
　　（4）双路8位1TL输出位接口
　　这种接口电路中，采用双路方式传输，每个基色信号采用8位数据，其中奇路数据为24位，偶路数据为24位共48位RGB数据，因此，也称48位或48bit LVDS接口
5.线路讲解
(1)部分是内嵌有LVDS接口的，如MXM card：
这样的接法很简单，直接可以连接LVDS connector，按照需要确定LVDS的输出接口类型可参照上面的类型。

（2）由外部IC转LVDS信号：
这种就要选着转出IC的类型了，下面以RTD2555LH为例，可由DVI或者是RGB转出LVDS信号。

（3）GPU内嵌LVDS信号

6.lvds接口定义
LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
20PIN单6定义：
 1：电源2：电源3：地  4：地  5：R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+   13：地  14：CLK-  15：CLK+ 16空 17空 18空 19 空 20空
每组信号线之间电阻为（数字表120欧左右）

20PIN双6定义：
1：电源2：电源3：地  4：地  5：R0-  6：R0+  7：R1-  8：R1+  9：R2-  10：R2+  11：CLK-  12：CLK+   13：RO1-  14：RO1+  15：RO2-  16：RO2+  17：RO3-   18：RO3+
19：CLK1-   20：CLK1+
每组信号线之间电阻为（数字表120欧左右）

20PIN单8定义：
 1：电源2：电源3：地  4：地  5：R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+   13：地  14：CLK-  15：CLK+  16：R3-  17：R3+
每组信号线之间电阻为（数字表120欧左右）

30PIN单6定义：
 1：空2：电源3：电源  4：空  5：空  6：空 7：空  8：R0-  9：R0+  10：地  11：R1-  12：R1+   13：地  14：R2-  15：R2+  16：地   17：CLK-  18：CLK+  19：地  20：空-  21：空  22：空  23：空   24：空   25：空  26：空  27：空  28空  29空 30空
每组信号线之间电阻为（数字表120欧左右）

30PIN单8定义：
 1：空2：电源3：电源  4：空  5：空  6：空 7：空  8：R0-  9：R0+  10：地  11：R1-  12：R1+   13：地  14：R2-  15：R2+  16：地   17：CLK-  18：CLK+  19：地  20：R3-  21：R3+  22：地  23：空  24：空   25：空  26：空  27：空  28空  29空 30空
每组信号线之间电阻为（数字表120欧左右）

30PIN双6定义：
1：电源2：电源3：地  4：地  5R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+  13：地  14：CLK-  15：CLK+  16：地   17：RS0-  18：RS0+  19：地  20：RS1-  21：RS1+  22：地  23：RS2-  24：RS2+   25：地  26：CLK2-  27：CLK2+
每组信号线之间电阻为（数字表120欧左右）

30PIN双8定义：
1：电源2：电源3：电源  4：空  5：空  6：空 7：地  8：R0-  9：R0+  10：R1-  11：R1+  12：R2-  13：R2+  14：地  15：CLK-  16：CLK+   17：地  18：R3-  19：R3+  20：RB0-21：RB0+  22：RB1-  23：RB1+  24：地   25：RB2-  26：RB2+  27：CLK2- 28：CLK2+ 29：RB3-  30：RB3+
每组信号线之间电阻为（数字表120欧左右）
一般14PIN、20PIN、30PIN为LVDS接口。
7.LVDS传输方式
液晶显示器驱动板输出接口输出的信号种类可分为RGB数据信号（六位或八位）、时钟信号（DCLK）、行同步信号（HS）、场同步信号（VS）和数据使能信号（DE）几种。这些信号根据不同的输出接口，主要按以下方式进行数据传输。

　　1．串行与并行数据传输
　　驱动板输出的数据信号，有并行传输和串行传输两种方式。其中TTL、TCON输出接口采用并行传输方式，LVDS、TMDS、RSDS输出接口采用串行传输方式。

　　（1）并行方式传输数据
　　并行方式传输RGB数据，就是每一位基色信号数据都使用一条单独的数据线进行传输。对于8bit液晶板，R、G、B三个子像素分别用8bit的数据量来表示，则RGB数据一共为24bit，RGB数据线也一共有24条，如图1所示。对于6位液晶板，R、G、B三个子像素分别用6bit的数据量来表示，则RGB数据一共为18bit，RGB数据线也一共有18条。

　　图1 并行数据传输方式

　　（2）串行方式传输数据
　　串行方式传输RGB数据，就是将每个基色信号的8bit或6bit数据排成一纵队，使用一条数据线顺序输出。图2所示为串行传输RGB数据示意图（8bit）。

　　图2 串行传输数据方式
　　2．双路与单路数据传输
　　（1）双路方式传输RGB数据
　　双路数据传输是指将RGB数据分成奇数、偶数两组，以奇数像素RGB数据和偶数像素RGB数据两路进行输出。

　　以每像素8bit数据并行方式双路输出为例，其传输示意图如图3所示，奇数像素和偶数像素RGB数据传输通道中，各包含了24条共48条数据线，分别是奇数像素ＯR0～ＯR7（8bit）、OG0～OG7（8bit）、OB0～OB7（8bit），偶数像素ER0～ER7（8bit）、EG0～EG7（8bit）、EB0～EB7（8bit）。

　　图3 双路方式传输数据（并行8bit方式）

　　以每像素8bit数据串行方式双路输出为例，其传输示意图如图4所示，奇数像素和偶数像素RGB数据传输通道中，每个基色信号的8bit数据都排成一纵队，使用一条数据线顺序输出。

　　以双路方式传输RGB数据时，在一个时钟脉冲周期内，奇数、偶数像素通路各输出一个像素的数据，因此，这种传输方式是每时钟传输两个像素（奇、偶各一）的数据，又叫做二像素传输方式。

　　图4 双路方式传输数据（并行8bit方式）
　　采用双路方式传输数据，可以提高传输带宽，降低电磁干扰（EMI），因此，分辨率较高的液晶显示器一般采用双路传输方式。

　　（2）单路方式传输RGB数据
　　图5所示为并行单路方式，图6所示为串行单路方式。

　　图5 并行数据传输方式

　　图6   串行传输数据方式

　　使用单路方式传输RGB数据时，不将RGB数据中的奇数、偶数像素分成两路单独传送，而是按常规的方式以正常顺序传输。单路RGB数据传输方式的时钟频率是双路方式的两倍。

备注：
1. LVDS信号其实是以RBG做为基础的，低电平信号，抗干扰和EMI能力强。
2. 不同的panel对LVDS的输出接口要求也不一样，对于大panel必须要用到18Bit以上的输出接口。
3. 常见的LCD显示器接法都是由GM5521主控芯片将RGD或者是DVI等信号转换成LVDS信号。

4.LVDS接法大全

5.TTL/COMS/LVDS
TTL high>=5V
COMS>=3V
LVDS=1.2V偏置,LVDS驱动器由一个驱动差分线对的电流源组成通常电流为(3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。