数字电子技术学习体会.docx

数字电子技术学习体会 太原理工大学现代科技学院学院数字电子技术课程设计报告 数字电子技术课程设计报告 题 目： 多功能数字钟课程设计 学 年：2007 学 期：第二学期 专 业：自动化 班 级：0703 学 号：07100559姓 名：刘磊 指导教师及职称： 魏巍 时 间： 2009年7月9日 太原理工大学现代科技学院 第0 页太原理工大学现代科技学院学院数字电子技术课程设计报告 数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求 （1）设计指标 时间以12小时为一个周期；显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求 画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试； pcb文件生成与打印输出。 （3）制作要求 自行装配和调试，并能发现问题和解决问题。 （4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1.数字钟的构成 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 第1 页太原理工大学现代科技学院学院数字电子技术课程设计报告 译码显示电路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器（a）数字钟组成框图 2.晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（b）所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 （b）cmos晶体振荡器（仿真电路） 3.时间记数电路 第2 页太原理工大学现代科技学院学院数字电子技术课程设计报告 一般采用10进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。 秒个位计数单元为进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与z秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图.所示，其中可作为向上的进位信号与分个位的计数单元的相连。 十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片实现进制计数功能的电路如图（d）所示。 （d）十二进制电路 另外，图（d）所示电路中，尚余进制计数单元，正好可作为分频器z输出信号转化为z信号之用。 4.译码驱动及显示单元电路 选择作为显示译码电路；选择数码管作为显示单元电路。由cd4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阴的方法连接的。 计数器实现了对时间的累计并以8421bcd码的形式输送到cd4511芯片，再由4511芯片把bcd码转变为十进制数码送到数码管中显示出来。 第3 页太原理工大学现代科技学院学院数字电子技术课程设计报告 5.校时电路 数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用coms与或非门实现的时或分校时电路，in1端与低位的进位信号相连；in2端与校正信号相连，校正信号可直接取自分频器产生的1hz或2hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。 实际使用时，因为电路开关存在抖动问题，所以一般会接一个rs触发器构成开关消抖动电路，所以整个较时电路就如图（f）。 （f）带有消抖电路的校正电路 6.整点报时电路 电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。 当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9和5，因此可将分计数器十位的q和q、个位的q和q及秒计数器十位的q和q相与，从而产生报时控制信号。 报时电路可选74hc30来构成。74hc30为8输入与非门。 第4 页太原理工大学现代科技学院学院数字电子技术课程设计报告 说明。当时间在59分50秒到59分59秒期间时分十位、分个位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的qc和qa，个位的qd和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。io1分计数器十位的qc和qaio2u11vccio35vvccx182345v分计数器个位的qd和qaio456114v_0.5wio512秒计数器十位的qc和qaio674hc30d数字钟设计整点报时电路部分 四、元器件 1.四连面包板1块（编号a45） 2.镊子1把3.剪刀1把 4.共阴八段数码管6个5.网络线2米/人6.cd4511集成块6块7.cd4060集成块1块8.74hc390集成块3块9.74hc51集成块1块10.74hc00集成块4块11.74hc30集成块1块12.10m电阻5个13.500电阻14个14.30p电容2个 15.32.768k时钟晶体1个16.蜂鸣器10个（每班）1）芯片连接图 1）74hc00d 2）cd4511 第5 页太原理工大学现代科技学院学院数字电子技术课程设计报告 3）74hc390d 4）74hc51d 2.面包板的介绍 面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。面包板的样式是： 第6 页太原理工大学现代科技学院学院数字电子技术课程设计报告 面包板的注意事项： 1.面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2.上图中连着的黑线表示插孔是相通的。 3.拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4.面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。 五、各功能块电路图 数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。 （一）六进制电路 由74hc390、7400、数码管与4511组成，电路如图一。 u1a3123u2a12com74hc00d74hc00du5seven_seg_com_kabcdefgu3av132hz5v141ina1inb21clr31qa1qb1qc1qd5677126u413dadbdcdd5oaobocodoe1211109151474hc390d43elofbiogltvcc5v4511bd将十进制计数器转换为六进制的连接方法 （二）十进制电路 由74hc390、7400、数码管与4511组成，电路如图二。 第7 页太原理工大学现代科技学院学院数字电子技术课程设计报告 u4a3126u4b4574hc00d74hc00dcomu3seven_seg_com_ku1av160hz5v141ina1inb21clr31qa1qb1qc1qd5677126u213dadbdcdd5oaobocodoe12111091514abcdefgvcc5v74hc390d43elofbioglt4511bd十进制接法测试仿真电路 （三）六十进制电路 由两个数码管、两4 511、一个74hc390与一个7400芯片组成，电路如图三。 （四）双六十进制电路 由2个六十进制连接而成，把分个位的输入信号与秒十位的qc相连，使其产生进位，电路图如图四。 第8 页太原理工大学现代科技学院学院数字电子技术课程设计报告 comcomseven_seg_com_ku1b6453u1a12u4seven_seg_com_ku7u11babcdefg64513dadbdcdd5oaobocodoeelofbiltog1211109151421clr141ina1inb3u10a12abcdefg74hc00d74hc00du3b15122ina2inb142clr132qa2qb2qc2qd11109u2712674hc00d74hc00du8a31qa1qb1qc1qd5677126u913dadbdcdd5oaobocodoe12111091514vcc5v74hc390d43u1c891011u1d12134511bd74hc390dcomvccu643elofbiltog5vseven_seg_com_k74hc00d74hc00dabcdefg84511bdcomu15c91011u16dseven_seg_com_k1213u14u3a131ina1inb21clr1qa1qb1qc1qd5677126u513dadbdcdd5oaobocodoe1211109151474hc00d74hc00du12b15122ina2inb142clr132qa2qb2qc2qd111097126u13dadbdcdd5oaobocodoeabcdefg1312111091514v1100khz5v474hc390d43elofbiltogvcc74hc390d5v43elofbiltog4511bd4511bd （五）时间计数电路 由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。 comcomcomcomcomcomu1seven_seg_com_ku2seven_seg_com_ku4seven_seg_com_ku3seven_seg_com_ku5seven_seg_com_ku6seven_seg_com_kabcdefgabcdefgabcdefgvccvccabcdefgabcdefgabcdefg5v1312111015145vvccvcc13121110151491312111015145v1312111015131211101514131211101514145v9vccog995v99oaobodoaobodoaobodoeoeocococofofoeogoaobodoaobodoaobodoeoeocococofofoeogogltltelelbibieldadcdddadcdddadcltltltdbdbelelelbibidadcdddadcdddadcdbdb3dbddbi5v73dbdd4511bd54511bd75544512612671233544577126126712643u23cu25a74hc00d131110356798u21a74hc00d13111038u20c74hc00d3u19a74hc00d131110974hc00d9356356772qb1qd2qd2qd1qb1qc2qb2qc2qb2qc1qb1qa2qa2qa1qa1qc1qd2qa2qc2qd61qb2ina1clr2clr2clr1ina1inb2ina2inb2ina2inb1ina1ina1inb74hc00d161clr74hc390d6151inb74hc00d111clru26b74hc390d74hc390n1174hc390n74hc390du20b1574hc00d1262inb74hc00d74hc00d214141541121421242v11000hz5v时，分，秒计时电路图 （六）校正电路 由74ch51d、74hc00d与电阻组成，校正电路有分校正和时校正两部分，电路如图六。 第9 页 142clru13au16b1qa1qc1qdu24du22bu14au17bu20du15au18b74hc390n43bilt4511bdogu7u8ofu10vcc4511bdogu9u114511bdofu124511bd101092192125413131254131254太原理工大学现代科技学院学院数字电子技术课程设计报告 io1vcc正常输入信号5v校正信号r1io2u2c9108小时校正电路j110mohm74hc00d注意：分校时时，不会进位到小时。u11111213910u2dkey=a12r210mohmio313u2a8123时计数器io574hc00d1123674hc00d正常输入信号校正信号r3u3a10mohm12u2b456分计数器io6io44574hc00d74hc51d3j274hc00dkey=b分钟校正电路分校正时锁定小时信号输入r410mohmu3b456图中采用基本rs触发器构成开关消抖动电路，其中与非门选用74hc00；对j1和j2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74hc00d数字钟设计校时电路部分 （七）晶体振荡电路 由晶体与2个30pf电容、1个4060、一个10兆的电阻组成，芯片3脚输出2hz的方波信号，电路如图七。 （八）整点报时电路 由74hc30d和蜂鸣器组成，当时间在59：50到59：59时，蜂鸣报时，电路如图八。 第10 页太原理工大学现代科技学院学院数字电子技术课程设计报告 说明。当时间在59分50秒到59分59秒期间时分十位、分个位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的qc和qa，个位的qd和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。io1分计数器十位的qc和qaio2u11vccio35vvccx182345v分计数器个位的qd和qaio456114v_0.5wio512秒计数器十位的qc和qaio674hc30d数字钟设计整点报时电路部分 六、总接线元件布局简图 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。 电路的信号输入由晶振电路产生，并输入各电路。简图如图九。 七、芯片连接总图 因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。 八、总结 1.实验过程中遇到的问题及解决方法 面包板测试 测试面包板各触点是否接通。 七段显示器与七段译码器的测量 第11 页太原理工大学现代科技学院学院数字电子技术课程设计报告 把显示器与cd4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。 时间计数电路的连接与测试 六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。 校正电路 因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。 2.设计体会 通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。 3.对设计的建议 我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计 参考文献： 数字电路硬件设计实践贾秀美主编高等教育出版社电子线路设计、实验、测试谢自美主编华中理工出版社。数字电子技术基础阎石主编高等教育出版社 第12 页第17页 共17页