计算机组成原理总复习市公开课金奖市赛课一等奖课件.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机构成原理总复习,总线,CPU,M,接口,I/O设备,建立整机概念,两个层次,两个方面,CPU整体概念,硬件系统整机概念,逻辑构成,工作机制,1,第1页,第1页,主要内容：,1、CPU,（1）逻辑构成,存储器传送级：,微操作控制级：,各类指令流程,微命令序列,存储器、ALU设置，数据通路结构,（2）工作机制,指令执行过程,微命令序列,微命令产生方式,时序控制方式：,组合逻辑控制,微程序控制,同时控制,2,第2页,第2页,2、惯用运算办法规则,原码、补码一位乘法，原码、补码不恢复余数除法，浮点运算法,（1基本概念,（2）半导体存储器逻辑设计,芯片地址分派、片选逻辑、框图,3、存储器,4、总线,（1）基本概念,（2）系统总线：信号构成，时序控制方式,3,第3页,第3页,5、接口,（1）I/O传送控制机制,中断：基本概念、中断控制器与接口、中断过程,（2）接口设计,接口构成、拟定命令字和状态字格式、扩展中断源,6、惯用外设原理,（1）键盘：键码转换办法,（2）,CRT,显示器：,VRAM与屏幕显示相应关系（VRAM内容和容量、地址组织、信息转换、同时计数器设置）,DMA,：基本概念、,DMA,控制器与接口、,DMA,过程,（软件扫描）,4,第4页,第4页,（3）打印机：,信息转换、调用过程（中断方式）,（4）磁盘：信息分布与寻址信息、,调用过程（DMA方式）、速度指标和容量指标,第一章 CPU组织,1.1 逻辑构成（模型机）,1、,CPU,数据通路框图（存储器级）,2、结构特点,（1）,存储器,独立结构,可编程：,R0R3、PC、SP、PSW,非编程：,C、D、IR、MAR、MBR,5,第5页,第5页,R0R3 R0R3,C D C D,SP PC PSW MDR,A,移位器,B,ALU,R2,R0,R1,M,I/O,CB,内总线,C,R3,D,MAR,MDR,IR,PC,SP,PSW,AB,DB,控制逻辑,6,第6页,第6页,（2）,ALU部件,作为,CPU内部数据传送通路中心。,输入选择器：选择操作数起源,ALU：运算处理,输出移位器：选择输出方式,（3）,內总线,单向数据总线（ALU总线），实现数据分派。,（4）,与系统总线连接,由MAR、MBR实现连接。,7,第7页,第7页,1.2工作机制,用存储器传送语言描述指令从读取到执行整个流程。,1.2.1指令流程（存储器传送级）,拟定流程关键：,清楚数据通路结构,掌握基本寻址方式,1、,基本寻址方式（模型机）,存储器,寻址：R,存储器,间址：（R）,自减型存储器间,址：(R)、(SP)(用于入栈操作),自增型存储器间,址：(R)+、(SP)+(用于出栈操作),马上寻,址：(PC)+变址：(R),相对寻,址：(PC),8,第8页,第8页,2、思绪,（2）,分清源和目的，拟定所采用寻址方式,源在后，目在前。,（3）,按周期拟定分步流程,（1）,理解指令功效，详细完毕什么操作,MOV：源数 目地 ADD：结果 目地,JMP：转移地址 PC RST：返回地址 PC,JSR：子程序入口 PC，并保留返回地址,模型机允许：每一步完毕,一次从读出，并经数据通路传送操作；或,一次经数据通路传送操作；或,一次向写入操作。,9,第9页,第9页,3、例题,（1）,MOV,(SP)+，(R1)；,（2）,MOV,(R2)，(SP)；,（3）,ADD,(R0)，(R3)；,（4）,JMP,(R0)；,（5）,JMP,(PC)；,（6）SUB,(PC)+，(PC)；,10,第10页,第10页,指令流程在微操作级详细实现。,1.2.2微命令序列,微命令设置:,（1）数据通路操作,ALU输入选择：,R0 A,、,C B,、,ALU功效选择：,加,、,减,、,加1,、,传送,、,移位功效选择：,左移,、,右移,、,直送,、,结果分派：,CPR0,、,CPR1,、,CPC,、,（2）访存操作,地址使能,EMAR,、读,R,、写,W,（读/写,R/W,）、,置入,SMBR,、置入,SIR,11,第11页,第11页,1.2.2 微命令产生方式,1、组合逻辑控制方式,（1）基本思想,综合化简产生微命令条件，形成相应逻辑式，用组合逻辑电路实现。执行指令时，由组合,逻辑电路（微命令发生器）在相应时间发出所需微命令，控制相关操作。,（2）优缺点,长处：速度快。,缺点,：设计不规整，结构零乱，不易修改、扩充,指令系统功效。,（3）应用,用于高速计算机及小规模机器中。,12,第12页,第12页,2、微程序控制方式,（1）基本思想,1）将,微命令,以代码形式编成,微指令,，控制一步操作；,2）若干微指令编成一段,微程序,，解释执行一条机器指令；,3）微程序事先存储在,控制存储器,（CM）中，执行机器指令时再取出。,注意区别：,微指令,：,机器指令,：,产生微命令，控制完毕机器指令功效一步操作。,实现指令系统功效所要求一个操作。,13,第13页,第13页,微程序,：,工作程序,：,包括若干微指令，解释执行一条机器指令,包括若干机器指令，完毕某一特定任务,CM,：,主存,：,存储微程序，位于CPU内。,存储工作程序，位于CPU外。,（2）优缺点,长处：,结构规整，设计效率高，性价比高，可靠,性高，易于修改、扩展,指令系统功效。,缺点：速度较慢,，执行效率受影响。,（3）应用,用于速度要求不是很高、功效复杂机器中，尤其适合用于系列机。,14,第14页,第14页,1.2.3 时序控制方式,掌握,定义,、,特点,、,应用场合,。,1、同时控制方式,（1）定义：各项操作与统一时序信号同时。,操作与时序信号关系,同时控制方式,异步控制方式2）特点：1）有明显时序时间划分；,3）,各步操作衔接、各部件之间数据传送受严格同时定期控制。,2）时钟周期（节拍）时间固定；,（3）应用场合：用于CPU内部、设备内部、总线,操作（各挂接部件速度差别小、传送,时间拟定、传送距离较近）。,15,第15页,第15页,2、异步控制方式,（2）特点：1）无严格时钟周期划分；,2）,各操作间衔接、各部件之间数据传送采用,异步应答方式,。,（3）应用场合：用于异步总线操作（各挂接部件,速度差别大、传送时间不拟定、传送,距离较远）。,（1）定义：各项操作按需要安排不同时间，不受,统一时序约束。,主设备,：,从设备,：,申请并控制总线设备。,响应主设备请求设备。,16,第16页,第16页,3、同时方式在实际应用中改变,（2）总线周期中插入延长周期。,（3）同时方式引入异步应答。,（1）不同指令安排不同时钟周期数。,（,扩展同时方式,）,1.3 运算办法与运算器,1.3.1 运算办法,1、原码一位乘法,（1）原码运算,操作数和结果用原码表示，绝对值参与运算，符号单独处理。,（2）算法规则,用乘数末位作判断位。,17,第17页,第17页,2、补码一位乘法,（1）补码运算,操作数和结果用补码表示，符号位参与运算。,（2）算法规则,乘数末位设置附加位，两位判断位。,3、原码不恢复余数除法,算法规则：依据余数正负决定上商及下一步操作,4、补码不恢复余数除法,算法规则：依据余数与除数同号或异号决定上商及下一步操作。,18,第18页,第18页,6、浮点运算,加减法运算过程：,（1）判操作数是否为0。,（3）尾数加/减,（2）对阶,原则：小阶向大阶对齐,操作：小阶增大，尾数右移,（4）结果规格化,左规（尾数绝对值小于1/2）：尾数左移，阶码-1,右规（尾数绝对值不小于1）：尾数右移，阶码+1,19,第19页,第19页,运算器,全加器,串行,移位器,ALU输入选择器,ALU部件,存储器,并行加法器,加法器输入选择器,进位链,并行,分组,1.3.2 运算器,硬件构成,20,第20页,第20页,1.4 其它基本概念,（1）溢出及判断办法、扩展操作码、地址结构、隐地址、显地址等,显式 I/O指令,（2）I/O指令设置,隐式 I/O指令,（3）I/O指令功效扩展,I/O指令中留有扩展余地,用,通用I/O指令,或,MOV,指令,访问接口中控制/状态存储器,（4）主机对外设寻址方式,单独编址（为接口存储器分派端口地址）,统一编址（为接口存储器分派总线地址）,21,第21页,第21页,第二章 存储子系统,2.1 半导体存储器逻辑设计,主要处理：,芯片选取,、,地址分派,、,片选逻辑,、,信号线连接,例1、用SRAM芯片（1K,4位/片）构成4KB存储器。地址总线A15A0（低），双向数据总线D7D0（低），读/写信号线R/W。,（1）芯片数：,8片,2）存储空间安排：,任意连续区间,（3）芯片地址分派与片选逻辑：,4KB：12位地址,A11A0,哪几位分派给芯片？哪几位形成片选,逻辑？,22,第22页,第22页,芯片 芯片地址 片选逻辑,1KB,1KB,1KB,1KB,（4）逻辑图,A9,A0,A9,A0,A9,A0,A9,A0,CS0=A11A10,CS1=A11A10,CS2=A11A10,CS3=A11A10,例2、用4KB ROM芯片、2K,4位和1,K,4位,RAM,芯片构成7KB存储器。地址总线A15A0（低），双向数据总线D7D0（低），读/写信号线R/W。,（1）芯片数：,5片,连续区间，先安排大容量芯片，后安排小容量芯片,（2）存储空间安排：,23,第23页,第23页,芯片 芯片地址 片选逻辑,4KB,2KB,1KB,（4）逻辑图,A11,A0,A10,A0,A9,A0,CS0=A12,CS1=A12A11,CS2=A12A11A10,（3）芯片地址分派与片选逻辑：,7KB：13位地址A12,A0,24,第24页,第24页,2.2 基本概念,1、存储原理,SRAM,：利用双稳态触发器存储信息。,DRAM,：利用电容存储电荷存储信息。,2、动态刷新,（1）定义：按所存信息定期向电容补充电荷。,（2）方式：按行读一遍。,（3）刷新周期安排方式,集中刷新、分散刷新、异步刷新,25,第25页,第25页,（1）随机存取方式,3、存取方式,1）可按地址直接访问任一单元；,2）访问时间与单元地址无关。,访问时按顺序查找，访问时间与数据所在位置相关。,（2）顺序存取方式,（3）直接存取方式,访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置相关。,26,第26页,第26页,第三章 I/O子系统,3.1 总线与接口基本概念,3.1.1 总线,1、定义：一组能为多个部件分时共享公共信息,传送线路。,1）,CPU内总线,：CPU芯片内存储器和算逻部件之间互连总线。,（1）按功效,分类,2、分类,2）,部件内总线,：插件板内各芯片之间互连总线,3）,系统总线,：计算机系统内各功效部件之间或各插件板之间互连总线。,27,第27页,第27页,4）,外总线,：计算机系统之间，或计算机系统与其它系统之间互连总线。,（2）按时序控制方式,分类,1）,同时总线,：由控制模块提供统一同时时序信号控制总线传送操作。,（3）按数据传送格式,分类,2）,异步总线,：不采用统一时钟周期划分，依据传送实际需要决定总线周期长短，以异步应答方式控制总线传送操作。,3）,扩展同时总线：,以时钟周期为时序基础，允许总线周期中时钟数可变。,28,第28页,第28页,1）并行总线：,同时传送各位信息。,2）串行总线：,分时逐位传送各位信息。,3.系统总线信号构成,电源线,、,地址线,、,数据线,、,控制线,复位,时序：时钟、定期应答,数传控制：M读/写、IO读/写,中断请求、响应,总线请求、响应,3.1.2 接口,1.定义：泛指两个设备（硬、软）之间连接部件,2、分类,29,第29页,第29页,(1)按数据传送格式划分,1）并行接口,接口与系统总线、接口与外设均按并行方式传送数据。,2）串行接口,接口与系统总线并行传送，接口与外设串行传送。,(2)按时序控制方式划分,1）同时接口,接口与系统总线信息传送由统一时序信号控制。,2）异步接口,接口与系统总线信息传送采用异步应答方式。,30,第30页,第30页,(3)按I/O传送控制方式划分,1）直接程序传送接口,2）中断接口,3）DMA接口,（可采用查询方式）,（可插入中断作DMA善后处理）,3.2 I/O传送控制机制,3.2.1 程序中断方式,1、定义及应用,（1）定义,CPU暂时中断现行程序执行，转去执行为某个随机事态服务中断处理程序。处理完毕后自动恢复原程序执行。,31,第31页,第31页,（2）实质,程序切换,时间：,一条指令结束时切换。,办法：保留断点、现场；恢复现场、,返回断点。,（3）特点,随机性,随机发生事态,故意调用，随机请求与处理事态,随机插入事态,（4）应用,控制中、低速I/O操作。,处理复杂随机事态。,32,第32页,第32页,2、中断服务程序入口地址获取,（1）向量中断方式,将服务程序入口地址(,中断向量,)组织在,中断向量表,中；响应中断时，由硬件直接产生相应于中断源,向量地址,，访问向量表，取得相应服务程序入口，转入服务程序。,中断向量：,服务程序入口地址、服务程序状态字,中断向量表：,存储中断向量存储区,向量地址：,访问向量表地址,（指向中断向量,首址）,33,第33页,第33页,（2）非向量中断方式,将服务程序入口组织在查询程序中；CPU响应时执行查询程序，拟定中断源，转入相应服务程序。,34,第34页,第34页,D70,IRQ0,地址线,存储器选择,命令字R,状态字R,数据缓冲器,控制逻辑,数据线,数据线,数据线,中断控制器,INT,INTA,命令,IRQ7,状态,数据,外部设备,系统总线,（8259）,IRQi,M,CPU,主机板,接口板,3、中断接口功效模型,（1）,存储器选择,对接口存储器寻址,（2）,命令字存储器,接受CPU发向外设命令。,（4）,数据缓冲器,传送数据，实现缓冲。,（3）,状态字存储器,反应设备和接口运营状态,35,第35页,第35页,（5）,控制逻辑,请求信号产生逻辑,电平转换逻辑,针对设备特性逻辑,串-并转换逻辑(串口),（6）,公用中断控制器,接受外设请求，屏蔽、判优，送出公共请求；,接受中断同意，送出中断号（中断类型码）或向量地址。,36,第36页,第36页,4、中断全过程（主机与外设互换信息）,（1）初始化：,设置接口和中断控制器工作方式，送屏蔽字，送中断号。,（2发启动命令(送命令字)，启动设备。,（3）设备完毕工作，申请中断。,（4）中断控制器汇集各请求，经屏蔽、判优，,形成中断号，并向CPU送公共请求INT。,（5）CPU响应，发同意INTA。并关中断、保留,断点。,（6）中断控制器送出中断号。,（7）CPU执行,中断隐指令操作,（,将中断号转换为向,量地址，查向量表，取入口,），进入服务程序。,37,第37页,第37页,（9）返回原程序（返回前开中断）。,单级中断,（8）CPU执行服务程序，进行中断处理（互换数,据）,多重中断,注意屏蔽技术两个应用,动态改变优先级,实现多重中断,5、中断接口设计,设计关键：通用机如何针对设备多样性、特殊,性发出详细命令。,（1）命令字、状态字格式拟定,（2）中断源扩展,处理：,38,第38页,第38页,例、某机需扩展两个外中断源。CPU发向两设备命令字包括启动、停止、读、写等，设备状态包括忙、完毕、故障等。两设备共用一个中断类型码（IRQ2）。设计接口，要求两设备能同时启动，并行工作。,（1）接口构成,两设备共用一个接口，设置一个命令字（分两段），一个状态字（分两段），两个缓冲器。,（2）命令字、状态字格式,（3）扩展办法：向量中断+非向量中断方式,两设备公共请求送IRQ2。若IRQ2被响应，则转入IRQ2服务程序，在该程序中设置有两设备服务程序入口。IRQ2服务程序查询状态字（先查询设备优先级高）转相应中断处理。,39,第39页,第39页,3.2.2 DMA方式,1、定义及应用,直接依托硬件实现主存与I/O间数据传送，,传送期间不需CPU程序干预。,（1）定义,注意：,1)I/O,与,主存,，而不是I/O与,CPU,或I/O与,主机互换数据,。,2)直接,依托,硬件传送,，而不是执行程序传送,。,3)传送前初始化和传送结束处理，需CPU执行程序实现,。,用于高速、简朴、批量数据,传送。,（2）应用,40,第40页,第40页,2、DMA控制器与接口,（1）DMA控制器功效,1）接受初始化信息（,传送方向,、,主存首址,、,互换量,）。,2）接受接口DMA请求（,DREQ,），向CPU申请总线（,HRQ,）。,3）接受CPU总线响应（,HLDA,），向接口发回DMA应答（,DACK,）。,4）接管总线权，控制DMA传送。,（2）接口功效,1）接受初始化信息（,外设寻址信息,）。,2）接受CPU发向设备命令，反应设备、接口状态。,3）传送数据。,41,第41页,第41页,3、DMA全过程,（1）初始化,CPU通过程序向DMA控制器和接口送出初始化信息。,启动设备。,（2）DMA传送,DMA控制器取得总线权，控制直传，并自动修改地址、互换量。,（3）结束处理,批量传送完毕，接口申请中断，CPU执行中断处理程序，作结束处理。,注意：,三个阶段各采用什么方式？各完毕哪些操作？,（程序传送方式、硬件传送方式、中断方式）,42,第42页,第42页,第四章 主要I/O设备原理,4.1 磁盘,4.1.1 信息分布与寻址信息,1、信息分布,盘片、统计面、磁道（圆柱面）、,扇区,2、,寻址信息,驱动器号、圆柱面号（磁道号）、磁头号、扇区号（起始扇区）、互换量（扇区数）,43,第43页,第43页,4.1.2 调用过程（DMA方式）,(1)CPU向适配器送出,驱动器号,、,圆柱面号,、,磁头号,、,起始扇区号,、,扇区数,等外设寻址信息；向DMA控制器送出,传送方向,、,主存首址,、,互换量,等信息。,(2)适配器启动寻道，并用中断方式判寻道是否正确。,(3)适配器准备好(读盘：扇区缓存满一扇区；写盘：扇区缓存空一扇区）,提出DMA请求。,(5)批量传送完毕，适配器申请中断。,(6)CPU响应，调回状态字，作善后处理。,(4)CPU响应，由DMA控制器控制总线，实现传送。,44,第44页,第44页,4.1.4 主要技术指标,1、容量,2、速度,数据长度计算）,非格式化容量：磁盘总容量（由位密度计算）,格式化容量：磁盘格式化后有效容量（由扇区,平均寻道（平均定位）时间,ms,平均旋转（平均等待）时间,ms,数据传播率,b/s,45,第45页,第45页,4.2 CRT显示器,4.2.1 显示方式与分辨率,1、字符/数字方式（A/N方式）：,m行n列,（25行80列）,4.2.2 显示缓存VRAM与屏幕显示相应关系,1、显存内容与容量计算,2、图形方式（APA方式）：,m点n线,（1024点768线）,（1）内容,字符方式：字符编码,图形方式：图形象点代码,46,第46页,第46页,例、分辨率为25行80列,（2）容量,1）字符方式：一个字节单元存储一个字符编码。,基本容量=2580,2KB,2）图形方式：一位存储一个点（单色）。,例、分辨率为640点200线,基本容量=640200/8,16KB,2、显存地址组织,屏幕显示从左向右、自上而下，显存地址从低到高安排。,显存单元地址由屏幕显示行、列号决定。,47,第47页,第47页,VRAM,字符发生器,字符编码,一行点阵代码(并),移位器,视频信号(串),显示头,扫描时序,ROM：,容量：字符种类数,字符纵向点数,内容：字符点阵代码,2）图形方式,VRAM,一字节点代码(并),移位器,视频信号(串),显示头,3、信息转换,1）字符方式,48,第48页,第48页,4、同时控制,（1）字符方式,2）字符计数器：,对一帧字符列计数。,3）线计数器:,对一行字符扫描线计数。,4）行计数器:,对一帧字符行计数。,例、,分辨率2580，字符点阵79，字符区914,1）点计数器,：,对一个字符一行点计数。,一次点计数循环访问一次VRAM、ROM。,9：1分频，,一次字符计数循环发一次水平,（80+m）：1分频，,同时信号。,线计数值提供ROM行地址。,14：1分频，,一次行计数循环发一次垂直同,(25+n):1分频，,步信号。,49,第49页,第49页,（2）图形方式,例、,分辨率640200,2）字节计数器：,3）线计数器:,1）点计数器,:,访问VRAM,8：1分频，,发水平信号。,（80+m）：1分频，,（200+n）：1分频，,发垂直信号。,50,第50页,第50页,