四川师范大学数字电路实验报告.pdf

计算机科学学院计算机科学学院 实验报告实验报告 课课程程名名称称 RFID 读写器及软件设计 参参与与人人名名 学号 20121101002 2012110121 2012110139 姓名 专专业业2012 级计算机科学与技术一班 冯颗芬冯颗芬 李玄基李玄基 王霞王霞 班级班级 指导教师指导教师 郭荣佐 实验时间实验时间 2013 年 5 月 12、19 日 计算机科学学院制表计算机科学学院制表 实验一：组合逻辑电路（半加器实验一：组合逻辑电路（半加器全加器及逻辑运算）全加器及逻辑运算）一、实验目的一、实验目的 1.掌握组合逻辑电路的功能测试。2.验证半加器和全加器的逻辑功能。3.学会二进制数的运算功能。二、实验器材二、实验器材 1.Dais 或 XK 实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门 3 片 74LS86 三输入端四与或门 1 片 74LS55 四输入端双与或门 1 片 三、实验内容三、实验内容 1.组合逻辑电路功能测试组合逻辑电路功能测试 （1）用两片 74LS00 组成图 1 所示逻辑电路。（2）图中 A、B、C 接电平开关，Y1、Y2 接发光管显示。（3）按下表要求，改变 A、B、C 的状态并写 Y1、Y2 逻辑表达式 输入 输出 A B C Y1 Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 1 0 1 1 逻辑表达式：2.测试用异或门（测试用异或门（74LS86）和与非门组成的半加器的逻辑功能）和与非门组成的半加器的逻辑功能 （1）A、B 接电平开关 S、C 接电平显示（2）按表要求改变 A、B 状态，填表：Ai Bi Si Ci 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式：3.测试全加器的逻辑功能测试全加器的逻辑功能(1)写出如图所示的电路的逻辑表达式 iiiiiiBABBAAY=1=iCZ ZYX=1 12XYX=ZXX=13 132=iiiiCBAXXS iiiBAXC=1=1)iiCBiAiBiA（2）根据逻辑表达式列真值表：真值表:Ai Bi Ci-1 Y X1 X2 X3 Si Ci 0 0 0 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 （3）根据真值表画逻辑函数 SICI 的卡诺图。Bi、Ci-1 Ai 0 0 0 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 卡诺图（卡诺图（1=iiCBiAiS）Bi、Ci-1 Ai 0 0 0 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 Ci 卡诺图（卡诺图（iiiBAXC=1=1)(+iiCBiAiBiA）四、总结四、总结 总结组合逻辑电路的分析方法，分析方法：1)通过逻辑图写出各输出端的逻辑表达式；2)化简和变换各逻辑表达式得到最简与或表达式；3)根据表达式列出相应真值表；4)根据真值表和逻辑表达式对组合逻辑电路进行分析，最后说明其功能。实验二：触发器实验二：触发器 一、一、实验目的实验目的 1熟悉并掌握 RS、D、JK 触发器的构成，工作原理和功能测试方法。2学会正确使用触发器集成芯片。3了解不同逻辑功能 FF 相互转换的方法 二、二、实验器材实验器材 1.双踪示波器 一台 2.Dais 或 XK 实验仪 一台 3.器件 74LS00 二输入端四与非门 一片 74LS74 双 D 触发器 一片 74LS112 双 J-K 触发器 一片 三、三、实验内容实验内容 1.基本基本 R-SFF 功能测试功能测试 两个 TTL 与非门首尾相接够成的基本 R-SFF 的电路如图所示：（1）试按下面的顺序在 Sd,Rd 端加信号：/Sd=0 /Rd=1 /Sd=1 /Rd=1/Sd=1 /Rd=0/Sd=1 /Rd=1 观察并记录 FF 的 Q、/Q 的状态，将结果填入下表中，并说明在上述各种输入状态下，FF 执行的功能。Q /Q /Sd /Rd 2 1/Sd/Rd Q/Q 逻辑功能 0 1 1 O 置置 1 1 1 1 0 保持保持 1 0 0 1 置置 0 1 1 1 0 保持保持(2)dS端接低电平，dR端加脉冲。(3)dS连接高电平，dR端加脉冲。(4)连接dS、dR并端加脉冲。记录并观察(2)、(3)、(4)三种情况下，Q、Q端的状态从中你能否总结出基本 R-SFF 的 Q 或Q端的状态改变和输入端dS、dR的关系。基本基本 RS 触发器特性方程：触发器特性方程：=+=+11DDnDDnRSQRSQ(5)当dS、dR都接低电平时，观察Q、Q端的状态，当dS、dR同时由低电子跳为高电平时，注意观察Q、Q端的状态，重复 35 次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。2.维持一阻塞型维持一阻塞型 D 发器功能的测试发器功能的测试 双 D 型正沿边维持一阻塞型触发器 74LS74 的逻辑符号如图所示 /Rd D Q CP /Q /Sd 图中/Sd,/Rd 为异步置位 1 端，置 0 端。CP 为时钟脉冲端。是按下面步骤做实验：（1）分别在/Sd,/Rd 端加低电平，观察并记录 Q,/Q 端的状态（2）令端/Sd,/Rd 为高电平，D 端分别接高低电平，用点动脉冲作为 CP，观察并记录当 CP 为 0,，1，时 Q 端状态的变化（3）当/Sd=/Rd=1，CP=0(或 CP=1),改变 D 端的信号，观察 Q 端的状态是否变化？整理上述实验数据并填表/Sd/Rd CP D Qn Qn+1 0 0 X X 0 1 1 1 1 0 X X 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0(1)X 0 1 1 1 3.负边沿负边沿 J-K 触发器功能测试触发器功能测试（1）双 J-K 负边沿触发器 74LS112 芯片的逻辑符号如图所示 (2)自拟实验步骤，测试其功能，并将结果填入下表 33 中。若令 /Rd J Q CP K /Q /Sd J=K=1 时，CP 端加连续脉冲，用双踪示波器观察 QCP 波形，和 DFF的 D 和 Q 端相连时观察到的 Q 端的波型相比较，有何异同点？/Sd/Rd CP J K Qn Qn+1 0 1 X X X X 1 1 0 X X X X 0 1 1 0 X 0 0 1 1 1 X 0 1 1 1 X 0 1 1 1 1 X 1 1 0 四、总结四、总结 总结各类触发器特点（主要由特性方程体现）：1)基本 RS 触发器特性方程：=+=+11DDnDDnRSQRSQ 2)D 触发器：DQn=+1 3)JK 触发器:nnnQKQJQ+=+1 4)以及 T 型，T触发器的运用。实验三实验三 时序电路时序电路 一、实验目的一、实验目的 1.掌握常用时序电路分析，设计及测试方法。2.训练独立进行实验的技能。二、实验器材二、实验器材 1.双踪示波器 一台 2.Dais 或 XK 试验仪 一台 3.器件 74LS73 双 J-K 触发器 二片 74LS174 双 D 触发器 一片 74LS10 三输入三与非门 一片 三、三、实验内容实验内容 1.异步二进制计数器异步二进制计数器（1）电路图如图所示 （2）由 CP 输入单脉冲，测试并记录 Q1Q4 端状态及波形。4Q1Q：（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录 实验方法（一）：将每个触发器的实验方法（一）：将每个触发器的Q端接发光二极管。端接发光二极管。实验方法（二）：将每个触发器的实验方法（二）：将每个触发器的Q端接下一级触发器的。端接下一级触发器的。4Q1Q：3.自循环移位寄存器一环型计数器自循环移位寄存器一环型计数器（1）按如图连线，将置 A、B、C、D 为 1000，用单脉冲计数，记录各触发器状态。实验结果：实验结果：ABCD 依次显示：依次显示：10000100001000011000 改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果）。观察计数器能否正常工作。分析原因。实验结果：将实验结果：将 1D 与与DQ相连相连，ABCD 依次显示：依次显示：100011001110111101110011000100001000（2）按如图接线，现非门 74LS10 三输入端三与非门重复上述实验，对比实验结果 实验结果和上述实验一样 四、总结四、总结 时序电路的特点：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态（即次态、原态），也即与以前的输入有关。实验四实验四 集成计数器集成计数器 一、实验目的一、实验目的 1.熟悉集成计数器逻辑功能和各控制端作用。2.掌握计数器使用方法。二、实验仪器二、实验仪器 1.双踪示波器 一台 2.Dais 或 XK 实验仪 一台 3.器件：74LS90 十进制计数器 2 片 74ls00 二输入端四与非门 1 片 三、实验内容三、实验内容 1.集集成计数器成计数器 74LS290 功能测试功能测试 74LS290 是二一五一十进制异步计数器。逻辑简图为图 51 所示。图 51 74LS290 逻辑图 74LS290 具有下述功能：直接置 0（R0R0=1），直接置 9（R9R9=1）二进制计数（CP1 输入 QA 输出）五进制计数（CP2 输入 QDQAQB 输出）十进制计数（两种接法如图 52A、B 所示）。图 52 十进制计数器 2计数器连接计数器连接 分别用2片74LS90计数器连接成二位数五进制、十进制计数器。画出连线电路图。图 6.5 二一五混合进制级联 图 6.6 两片 74LS90 以十进制级联 按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。画出四位计数器连接图并总结多级计数器连接规律。四片 74LS90 以十进制级联 多级计数级联规律：在单个计数器可以正常工作的情况下，将前一级芯片的最高位信号作为下一级芯片的输入脉冲即可多级计数级联规律：在单个计数器可以正常工作的情况下，将前一级芯片的最高位信号作为下一级芯片的输入脉冲即可 R0 R0 R9 R 输出 H H L X 0 0 0 0 H H X L 0 0 0 0 X X H H 1 0 0 1 X L X L 计数计数 L X L X 计数计数 L X X L 计数计数 X L L X 计数计数 表 51 功能表 计 数 输 出 QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 表 52 十进制 计 数 输 出 QD QC QB QA 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 0 0 0 1 6 0 0 1 1 7 0 1 0 1 8 0 1 1 1 9 1 0 0 1 表 53 双五进制 3任意进制计数器设计方法任意进制计数器设计方法 采用脉冲反馈法（称复位法或置位法），可用 74LS290 组成任意模（M）计数器。图 53 是用 74LS290 实现模 7 计数器的两种方案，图（A）采用复位法，即计数计到 M 异步清 0，图（B）采用置位法，即计数计到 M-1 异步置 0。图 53 74LS290 实现七进制数方法 当实现十以上时制的计数器时可将多片连接使用。图 54 是 45 进制计数一种方案，输出为 8421BCD 码。图 54 按图 54 接线，并将输出接到显示器上验证。四十五进制级联实验结果（由高位到低位排列）：四十五进制级联实验结果（由高位到低位排列）：0000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010001 00100001 00110001 01000001 01010001 01100001 01110001 10000001 10010010 00000010 00010010 00100010 00110010 01000010 01010010 01100010 01110010 10000010 10010011 00000011 00010011 00100011 00110011 01000011 01010011 01100011 01110011 10000011 10010100 00000100 00010100 00100100 00110100 0100（0100 0101 过渡态）过渡态）0000 0000 设计一个六十进制计数器并接线验证。记录上述实验各级同步波形 六十进制级联实验结果（由高位到低位排列）：六十进制级联实验结果（由高位到低位排列）：0000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010001 00100001 00110001 01000001 01010001 01100001 01110001 10000001 10010010 00000010 00010010 00100010 00110010 01000010 01010010 01100010 01110010 10000010 10010011 00000011 00010011 00100011 00110011 01000011 01010011 01100011 01110011 10000011 10010100 00000100 00010100 00100100 00110100 01000100 01010100 01100100 01110100 10000100 10010101 00000101 00010101 00100101 00110101 01000101 01010101 01100101 01110101 10000101 1001（0110 0000 过渡态）过渡态）0000 0000 四、总结四、总结 计数器（集成）使用特点及简单的方法：1)首先了解并且明白计数器的逻辑功能以及体味其功能表和引脚图的含义。计数器逻辑功能一般用状态表（也可以称功能表）或者时序图（时间图或波形图）再附加文字来共同说明，对于带有附加使能控制端的计数器，一方面需要了解正常工作状态下电路的逻辑功能，另一方面还必须了解附加使能控制端的作用和使用方法。2)然后还需要了解集成计数器功能的扩展方法，以及用反馈复位发和预置等方法改变计数器的模值，同时根据给定的状态表和电路具体的连接情况，确定每个计数器的工作运转方式，进而找出电路的状态转换顺序和相应输出（必要时可以画出状态转换图）。3)最后在多芯片组成的逻辑电路中，还要认真分析各芯片输出与输人之间的关系，最后得到整个电路的输出与输入间的逻辑关系，并通过之前的学习化简或者简化结果，最终说明逻辑功能，并说明能否自启动。