数字电子与大规模可编程器件综合实验指导书-《数字电.docx

《数字电子与大规模可编程器件》

综合实验教程

梁玉红 编
蒋伟荣 审

湖北汽车工业学院
二〇〇五年十二月

目 录

第一章 数字电子线路基础实验…………….………………..1
　实验一　门电路逻辑功能测试…………………………………..1
实验二　半加器、全加器的电路设计实现……………………..4
　实验三　编码器、译码器和数据选择器的应用………………..6
　实验四　触发器的应用和功能置换设计………………………..11
　实验五　寄存器电路设计……………………………….……….13
　实验六　计数器的应用及实现………………………….……… 17
　实验七　单稳态触发顺、多谐振荡器…………………………..20
第二章 数字电子线路设计性实验……………………………22
　实验一　D/A转换与A/D转换器的应用设计…………………..22
　实验二　顺序脉冲发生器和脉冲分配器的设计………………...26
　实验三　序列脉冲发生器和序列脉冲检测电路的设计….……..27
　实验四　BP机呼叫电路………………………………………….28
　实验五　脉冲边沿检测电路………………………….……..……31
第三章 可编程逻辑器件基础实验…………………………….33
　一、MAX＋PLUSⅡ的用法………………………………….…...33
　二、下载板与主板的连接关系……………………………….…..43
实验一　4位全加器的设计………………………………….…...45
实验二　计数器的设计…………………………………………...46
实验三　七人表决器的设计…….………………………………..48

第四章 可编程逻辑器件设计实验…………………………..49
　实验一　编码器与译码器设计………………………………….49
　实验二　4位全加器的设计……………………………………..51
　实验三　英语字母显示电路设计……………………………….52
实验四　BCD计数器的设计……………………………………53
　实验五　数字频率计的设计…………………………………….54
　实验六　4位算术逻辑单元（ALU）的设计…………………..55
　实验七　波形产生器的设计…………………………………….57
　实验八　序列检测器的设计…………………………………….58
第五章 综合设计实验………………………………………..59
　实验一　多功能数字钟的设计…………………………………59
实验二　出租车计费器的设计………………………………….62
附录：……………………………………………………………….65
第一章 数字电子线路基础实验
实验— 门电路逻辑功能测试
一、实验目的
熟悉常用门电路的逻辑功能
二、实验仪器及所用芯片
1、仪器：数字万用表、双踪示波器、脉冲信号源
2、芯片：74LS00 二输入四与非门
74LS02 二输入四或非门
74LS04 六反向器
74LS86二输入四异或门
三、预习要求
1、复习门电路工作原理及相应的逻辑表达式
2、查阅所用芯片的引脚排列
3、熟悉实验板结构与布局
4、了解双踪示波器使用方法
5、根据实验内容写出预习报告
四、实验内容及步骤
1、门电路逻辑功能测试
任选74LS00一个二输入与非
门，输出端接发光二极管。电路如图1.1所示。将二个输入端电平按表1.1置位，分别测出电压及逻辑状态。
表1.1
输入
输出
A
B
Y
电压(V)
0
0

0
1

1
0

1
1

2、异或门逻辑功能测试
用芯片74LS86按图1.2联线，输出Y1、Y2和Y分别接到发光二极管，四个输入端分别按表1.2进行输入数据，记录输出结果

表1.2
输入
输出
A
C
B
D
Y1
Y2
Y
0
0
0
0

1
0
0
0

1
1
0
0

1
1
1
0

1
1
1
1

0
1
0
1

3、逻辑电路的逻辑关系测试
（1）用74LS02和74LS04按图1.3接线，输出Y接发光二极管。输入端A、B按表1.3输入数据，测试输出Y，按表1.3记录输出。
（2）用74LS00和74LS04构成一个Y=A⊕B的异或逻辑，画出逻辑电路，并用实验验证。

4、门电路输出控制测试
分别用74LS00和74LS02按图1.4接线。S为控制开关，一个输入端输入连续脉冲(从脉冲信号源取)，用示波器观察S端对输出端Y的控制作用。

5、逻辑门传输时间的测量
用两片六反向器74LS04按图1.5接线，输入200KHZ的连续脉冲，用双踪示波器同时观
测输入输出相位差，计算每个门的平均传输延迟时间t的值。

五、实验报告
1、由表1.2和表1.3写出逻辑表达式，指出电路逻辑功能，填表并画出逻辑图。
2、思考题：
(1)在实验项目4中，分别说明与非门和或非门各在什么情况下封锁信号，在什么情况下允许信号通过？
(2)若用异或门作为控制门，一端接电平开关S，另一端接信号源，情形又会怎样？请用实验验证之。
(3)TTL与非门、或非门等一端输入信号，另一端悬空，输出情况怎样？为什么？
(4)若74LS00的一个输入端接“1”电平，另一输入端接一个1K电位器，电位器阻值从0开始增大，其输出将会怎样变化？为什么？根据与非门内部结构参数，估计阻值调到多大时，将改变输出，实验验证之。

实验二 半加器、全加器的电路设计实现
一、实验目的
1、 掌握组合逻辑电路的功能测试
2、 用与非门、或非门设计实现半加器和全加器
二、实验仪器及芯片
芯片：74LS00：二输入四与非门
74LS86：二输入四异或门
74LS04：六反向器
三、预习要求
1、 预习组合逻辑电路的分析方法
2、 预习用与非门和或非门构成半加器和全加器的工作原理
3、 根据实验内容写出实验报告
四、实验内容及步骤
1、半加器功能测试
用异或门和与非门实现的半加器功能测试
半加器逻辑表达式为：
用异或门和与非门按式连接如图2.1所示

1）按图2.1接线， A 、B分别接输入电平，S 和C分别接电平显示。
2）按表2.1要求改变A、B输入状态，记录填表2.1
表2.1
输入端
A
0
1
0
1
B
0
0
1
1
输出端
S

C

2、全加器逻辑功能测试
全加器逻辑表达式为：

经变换，则表达式为：

用异或门和与非门实现电路如图2.2所示

图2.2
(1) 按图2.2接线，Ai、Bi和Ci-1 分别接输入电平，Si 和Ci接电平显示
(2) 按2.2要求,改变输入状态，记录输出状态
表2.2
输入
输出
Ai
Bi
Ci-1
Si
Ci
0
0
0

0
0
1

0
1
0

0
1
1

1
0
0

1
0
1

1
1
0

1
1
1

3、半加器电路设计
要求：只用与非门电路进行设计。
画出用与非门实现的逻辑电路图。
按图接线后，按表2.1验证。
设计提示：若将半加器输出表达式变形为

可以用 5个二输人与非门实现。
4、16位算术/逻辑运算电路设计
设计要求：1）运算位数：16位
2）进行算术运算、逻辑运算
设计提示：集成算术/逻辑单元（ALU）能够完成一系列算术运算和逻辑运算。74LS381是比较简单的双极型ALU，功能如下表：

选择
算术/逻辑运算
S2
S1
S0
0
0
0
清零
0
0
1
B减A
0
1
0
A减B
0
1
1
A加B
1
0
0
AB
1
0
1
A+B
1
1
0
AB
1
1
1
予置

该算术/逻辑单元可以对两个4位数据
A和B进行6种算术或逻辑运算，并具清零
予置功能。
其中：A3-A0，B3-B0 是两个4位数据
输入端。F3-F0数据输出端S3-S0 可选择8
种不同的运算功能。
五、实验报告
1、 整理实验报告、图表，对实验结果进行分
析。
2、 思考题
1) 用或非门74LS02构成半加器，如何实现？至少可用几个二输入或非门实现半加器？
2) 全加器用几个与或非门实现，写出逻辑表达式，画出逻辑图。

实验三 编码器、译码器和数据选择器的应用

一、实验目的
1、掌握编码器、译码器和数据选择器的工作原理
2、编码器、译码器和数据选择器的应用实现和扩展方式实现
二、实验仪器和所用芯片
1、芯片： 74148 ： 优先编码器
74LSl38 ： 3—8线译码器
451l ： BCD 七段显示译码、锁存、驱动器
74LSl53 ： 双4选1数据选择器
74LS20 ： 4输入端双与非门
三、预习要求
l、复习编码器、译码器、七段显示译码器和数据选择器的工作原理和引脚功能．
2、根据实验内容写出预习报告．
四、实验内容及步骤
1、优先编码器功能测试
74148 是集成电路优先编码器，低电平输出有效；
I0～I7为输入，EI输入控制；
Y0～Y2为输出，GS为优先编码工作状态标志，EO为输出使能状态。
(1) 通过I0到I7 输入数据；Y2～Y0，GS和EO分别接电平指示发光二极管，输出显示；
(2) 按表3.l输入数据，填写输出Y2～Y0，GS，EO的值。

表3.l
输入
输出
EI
I0
I1
I2
I3
I4
I5
I6
I7
Y2
Y1
Y0
GS
EO
1
X
X
X
X
X
X
X
X

0
1
1
1
1
1
1
1
1

0

X
X
X
X
X
X
X
0

0
X
X
X
X
X
X
0
1

0
X
X
X
X
X
0
1
1

0
X
X
X
X
0
1
1
1

0
X
X
X
0
1
1
1
1

0
X
X
0
1
1
1
1
1

0
X
0
1
1
1
1
1
1

0
0
1
1
1
1
1
1
1

2译码器功能测试
74LSl38是3—8线译码器，低电平输出有效，逻辑关系如图3.1所示：
其中：A1、A2和A0为输入变量，
Y1-Y7为输出变量，
2A、2B和1为使能控制端。
（1）通过A2、A1和A0 输入数据；Y7-Y0分别接8
个电平指示发光二极管，输出显示；2A、2B和1
分别按表3.2加高、低电平，填写输出Y7-Y0的值。

表3.2
输入
输出
G
2A
2B
A2
A1
A0
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
X
X
X
X
X

X
1
X
X
X
X

X
X
1
X
X
X

1
0
0
0
0
0

1
0
0
0
0
1

1
0
0
0
1
0

1
0
0
0
1
1

1
0
0
1
0
0

1
0
0
1
0
1

1
0
0
1
1
0

1
0
0
1
1
1

其中“X”表示任意输入值
3、七段显示译码器功能测试
4511是LED七段显示、锁存、译码、驱动器，输人为8421-BCD码，输出通过限流电阻可直接驱动共阴极LED显示器，管脚布置如图3.2所示：
其中： 为灯测试输入，检查显示器好坏；为消隐输入，使显示器灭；LE为锁存输入信号，锁存输入的BCD码信号，即：LE=0，BCD译成七段码显示；LE=1，显示LE=1之前锁存的BCD码。将输入D、C、B、A作为BCD码输入，输出的七段码分别接LED显示器，如图3.3所示：

图3.3
按照表3.3输人，记录显示器显示值。
注：若显示器灭，则在显示档内写“消隐”。
表3.3
输入
显示
LE

D
C
B
A

X
X
0
X
X
X
X

X
0
1
X
X
X
X

0
1
1
0
0
0
0

0
1
1
0
0
0
1

0
1
1
0
0
1
1

0
1
1
0
1
0
1

0
1
1
0
1
1
1

0
1
1
1
0
0
1

1
1
1
X
X
X
X

0
1
1
1
0
1
0

0
1
1
1
1
1
1

4、数据选择器功能测试
74LS153是双4选1数据选择器，芯片内部有两个4-1选择器，通道选择A、B是公用的，管脚布置如图3.4所示:
其中：为第一个4-1数据选择器输人，低电平有效；1C3-1C0是它的数据输人；1Y为它的数据输出。第二个
4-l数据选择器标识类似。

(1)逻辑功能测试
将图3.5的通道选择输入B、A分别按表3.4
输入数据，使数据输入分别为： 1C3～lC0=1010 2C3～2C0=0101
将1Y和2Y分别接电平显示，输出数据填入表3.4
15
A
B

2Y
1Y
14
2
1
1C0 6
1C1 5
1C2 4
1C3 3

2C0 10
2C1 11
2C2 12
2C3 13

图 3.5

表3.4
电平
选择输入
输出
0
1
B
A
Y1
Y2
1C0
1C1
0
0

1C2
1C3
0
1

2C1
2C0
1
0

2C3
2C2
1
1

5、一位二进制全加器电路设计
要求：1）根据全加器的表达式进行电路设计。
2）使用3—8线译码器74LSl38和双4输人与非门741S20门电路。
3）A2、A1、A0分别作为全加器的输入的被加数、加数和低位来的进位，分别接电平开关，全加器输出Si和Ci分别接电平显示。填表3.2
表3.2
A2
A1
A0
Si
Ci
0
0
0

0
0
1

0
1
0

0
1
1

1
0
0

1
0
1

1
1
0

1
1
1

设计提示：利用变量译码器充当任意函数发生器变量译码器的输入变量作为某一函数的自变量，辅以SSI门电路组成函数发生器。

6、8选1数据选择器电路设计
要求：1）利用双4选1的74LSl53数据选择器芯片
2）将脉冲信号(1KHZ)接入任何一个输入，设定通道选择，用示波器观察设定通道的脉冲信号。填表3.5
设计提示与参考电路：
利用双4选1的74LSl53数据选择器芯片扩展成8选1的数据选择器，是数据选择器的重要应用。8选1的数据选择器需要3根通道选择线，74LSl53只有2根，怎么办？利用使能控制端作为第三根控制线即可达到目的。原2个输出端要变成一个输出端，还要附加一些组合电路。参考电路见图3.6 。

（3）全减器电路设计
设计要求：1）用74LSl53来构成全减器；
2）写出逻辑真值表，得到逻辑表达式；
3）画出电路。拟订实验步骤，调试验证。
六、实验报告
1、整理实验表格和图表。
2、根据3.1实验结果写出：
1)74LSl38使能信号G=f(G1、G2A，G2B)的逻辑表达式。
2)译码器输出Yi的逻辑表达式。 i=0,1，---7
实验四 触发器的应用和功能转换设计

一、实验目的
1、熟悉并掌握R—S、D、J—K触发器的工作原理和功能测试方法
2、学会正确使用触发器集成芯片
3、触发器功能转换设计
二、实验仪器及芯片
1、双踪示波器
2、芯片： 74LS00：二输入四与非门
74LS74：双D触发器
74LS78：双J—K触发器
三、实验内容及步骤
1、基本R—S触发器功能测试
用74LS00构成基本R—S触发器电路如图4.1所示。
(1)按表4.1顺序，给、端加信号，观察并记录Q、的状态填入表4.1中，说明各种输入状态下，触发器执行的什么功能？

Q

逻辑功能
0
1

1
1

1
0

1
1

Rd
Sd
Q
Q
表4.1
图4.1

(2) 端接低电平，端加负向单脉冲。
(3) 端接高电平，端加负向单脉冲。
(4)令= ，在端加负向单脉冲5—6次。
观察并记录(2)、（3）、（4）三种情况下Q、端的状态和、输入的关系，正确理解
（4）“不定状态”的含义。
2、维持阻塞型D触发器的功能测试
74LS74引脚排列见图4.2，CLR为异步清“0”端，相当于端；PR为异步置“1”端，相当于端；CLK为时钟CP输入端。
用其中任一个D触发器做实验，图4.3为它的逻辑符号。
实验如下：
(1) 在PR、CLR分别接低电平，观察井记录异步置“1”端，PR和异步清“0”端，CLR的输入对Q的影响。
(2)令PR=CLR=“1”，D端分别接“l”和“O”电平，在CP端加正向单脉冲，记录Q的情况。
(3)在PR=CLR=“1”时，CP端接“1”电平或“O“电平，改变D的输入，观察Q端是否变化？
将实验结果填入表4.2中，整理上述实验数据。

(4)令PR=CLR=“1”，将D端和端相连，CP端加连续脉冲(1KHZ)用示波器观察并记录CP和Q的波形，说明之。见图4.4
CP
Q
8 Q2
10 J2
9
11 GND
13 Q1
14 K1
12
K2 7
PR2 6
CLR 5
J1 3
VCC 4
PR1 2
CLK 1
74LS78

图4.4 图4.5

3、负沿触发J—K触发器功能测试
74LS78是双J—K触发器，但它们的清“O”端和时钟端是公共的，管脚排列见图4.5，
值得注意的是74LS78的电源引脚特殊，VCC在4号脚，GND在11号脚，不要接错！
（1）自拟实验步骤，测其功能，填入表4.3中。

（2）令PR=CLR=“1”，J=K=“1”，CLK端加连续脉冲，用双踪示波器观察CLK和Q的波形，将它和D触发器的波形进行比较，有何异同？
4、触发器功能转换设计
设计要求：（1）利用D触发器和与非门组成J—K触发器，列出表达式，画出实验电路。
（2）接入连续脉冲，观察并记录CLK和Q的波形。
（3）比较用组成的J—K触发器和74LS78的波形有什么不同?
四、实验报告
1、整理实验数据，并分析所得结果正确与否。
2、写出实验内容3、4的实验步骤，表达式、逻辑电路图和波形图。
3、总结各类触发器的特点，及使用注意事项。

实验五 寄存器电路设计
一、实验目的
l、掌握寄存器的工作原理、测试和分析其工作状态
2、掌握集成双向移位寄存器和并行数据锁存器的功能及使用方法
3、8位移位寄存器电路设计

二、实验使用仪器所用芯片
芯片： 74LS74： 双D触发器 2片
74LSl94：四位双向通用移位寄存器 1片
74LS373：八D锁存器(三态同相) 1片
三、预习要求
l，认真复习寄存器的工作原理.
2、画出实验电路、表格，并拟实验步骤.
3、查找芯片手册，进一步搞清74LSl94和74LS373的工作原理.
四、实验内容及步骤
1、并行输入／并行输出寄存器功能测试
实验电路用2片74LS74构成，见图5.1

D3-Do输入数据 ，Q3—Q0接发光二极管。
首先将寄存器接低电平清零，将数据输入D3D2D1D0，加入CP脉冲，观察输出，将结果记录于表5.1
表5.1
输入
输出
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
0
1
0

0
1
0
1

0
0
0
0

1
1
1
1

2、移位寄存器功能测试
(1) 用74LS74构成的4位单向移位寄存器见图5.2

它是一个串行输人，并行或串行输出的寄存器．为接线方便起见，并行输出取自Q3-Q0，将它们连到发光二极管，输入则从Do端输入。
首先将CP接正向单脉冲，然后将寄存器接低电平清零，清零结束后，清零线接高电平，D0端依次输入11010000数据，逐个输入数据，填表5.2

表5.2
移位脉冲
移位寄存器数据
CP（个数）

0

1

2

3

4

5

6

7

8

(2)74LSl94是4位双向通用移位寄存器，该芯片具有以下性能：
a、具有4位串行输入，并行输入和并行输出结构

B、脉冲上升沿触发，可完成同步并入，串入左移位、右移位和保持四种功能
C、有直接清零端
管脚排列见图5.3
其中：
DSL为左移串行输入；
DSR为右移串行输入；
I0-I3为4位并行输入；
Q0-Q3为4位并行输出；
S1 和S0为功能选择；
S1S0=00 保持；
S1S0=01 右移操作；
S1S0=10 左移操作；
S1S0=11 并行输入。
将I3-I0分别接4位数据，DSL和DSR作为串行输入，S1和S0分别接入数据进行功能选择，Q3-Q0接发光二极管，见图5.4，测试74LS194的功能，将结果填入表5.3中。

表5.3

S1
S0
CP
Dsr
Dsl
I3
I2
I1
I0
Q3
Q2
Q1
Q0
0
X
X
X
X
X
X
X
X
X

1
X
X
0
X
X
X
X
X
X

1
1
1

X
X
d3
d2
d1
d0

1
0
1

1
X
X
X
X
X

1
0
1

0
X
X
X
X
X

1
1
0

X
1
X
X
X

X

1
1
0

X
0
X
X
X
X

1
0
0
X
X
X
X
X
X
X

3、8D锁存器功能测试
74LS373是常用的8位二进制并行输入、输出锁存器，内部有D触发器，常用于锁存8位数据(或地址)信息，其逻辑符号见图5.6
D7-D0为8位二进制数据输入；
Q7-Q0为8位二进制数据输出；
引脚为锁存器输出控制，使74LS373具备三态
输出的功能，以便和“总线”相联；E引脚为使能
控制端，当在其上加脉冲时，脉冲的上升沿将8位
输人数据锁存到8个D触发器中；将D7—D0接8
位数据；Q7—Q0接 电电平显示；E端加单脉冲。填表5.4 图5.6

表5.4

E
D7
D6
D5
D4
D3
D2
D1
D0
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
0
0
1
0
1
1
0
1
1
0

0
1
1
0
1
1
0
1
1
0

0

0
0
1
1
1
0
1
1

0

1
1
0
0
0
1
0
0

1
X
X
X
X
X
X
X
X
X

注: “个”表示单脉冲上升沿
4、8位移位寄存器电路设计
设计要求：1）用74LS194芯片构成的8位移位寄存器
2）比较74LSl94和74LS373的各自特点
3）参照表5.3 拟出功能、测试结果表，并将测试结果填入表中。
设计提示及参考电路：用两片74LS194芯片构成的8位移位寄存器参考电路如图5.5所示。
D0—D7为8位并行输入数据（接相应的“0”、“1”电平），Q7-Q0接发光二极管电平显示。CP接单脉冲。当S1，S0分别取值分别为00，01，10，11时逐一检测电路功能，结果填人功能表中

五、实验报告
1、整理实验数据．
2、写出图5.1和图5.2的状态方程，并对照检查实验结果正确与否.
3、阐述一下测量悬空的方法，说明理由．
4、8D锁存器功能测试中，当=“1”时，Q7-Q0输出全部悬空，如何测量悬空？请考虑一下测试方法．

实验六 计数器的应用及实现
—、实验目的
1、掌握计数器的工作原理
2、 熟悉集成计数器的原理及使用方法
3、 任意进制计数器设计
二、实验仪器及芯片
1、双踪示波器
2、芯片 74LS74 双D触发器 2片
74LSl61 可预置四位二进制计数器 2片
74LSl90 (BCD)同步可逆计数器 2片
4511 LED锁存，译码、驱动器 2片
三、实验内容及步骤
1、异步二进制计数器功能测试
用2片74LS74构成四位二进制计数器如图6.1所示
RD

(1)按图6.l接线，Q3-Q0接电平显示，加入CP之前先给计数器清零。
(2)CP端加入单脉冲(或1-2HZ的连续脉冲)观察并记录Q3-Q0的状态变化过程(自己拟定实验方法)。
(3)CP端加入10KHz左右的连续脉冲，用示波器观察Q3-Q0的输出波形。记录方法：CP和Q0的波形用双踪比较画出；而后Q0和Q1，Q1和Q2，Q2和Q3,逐次比较画出。
(4)将图6.1改接成8421-BCD加法计数器，自己画出电路，并验证之。

2、中规模集成计数器功能测试
74LSl61是中规模同步集成十六进制计数器，具有计数，预置、保持和清“0”的功能，管脚布置如图6.2所示
其中：
为置数允许输入端，低电平有效；
为清零端，低电平输入有效；
Ck为时钟输入，上升沿有效；
D、C、B、A是四位并行数据输入端，D为最高位；
QD—QA为四位数据输出端；
C0为串行进位输出；
P、T为计数允许端，高电平有效；
当P和T=“1”时，允许计数，而P或T=“0”时,计数停止(保持)．
(1)74LSl61的功能测试
将74LSl61按表6.1要求接线，测试结果填入表6.1
表6.1

P T CK
芯片功能
0
X
X
X
X

1
1
0
X
X

1
1
X
0
X

1
0
X
X

1
1
1
1

注意：
1)QD—QA接发光二极管
2)置数时Ck接单脉冲改变D-A的输入数据若干次，观察每次单脉冲输入时的置数情况
3)计数时，Ck端可接1-2Hz低频脉冲，以便观察输出显示情况，若用高频脉冲输入，必须用双踪示波器观察输出波形
3、十进制计数器设计
设计要求：1）利用74LS161设计十进制计数器
2）输出QD—QA接发光二极管显示
3）CP脉冲用单脉冲或连续低频脉冲
4）测出计数长度，画出其状态转换图
5）画出电路图，并用实验验证
设计提示：74LSl61可以直接用作2,4,8,16进制计数、分频，引入适当反馈可以构成N<16任意进制计数器

4、六十进制计数器设计
设计要求：1）利用74LS190设计六十进制计数器
2）输出通过输出通过4511送往两位数码管显示
3）CP脉冲用连续低频脉冲
4）画出电路图，并用实验验证
四、实验报告
l、按实验要求画出实验电路和表格
2、整理实验数据和表格
3、若要用74LSl61完成24进制，应如何连接？
4、74LSl60为同步十进制集成计数器，管脚排列和74LSl61完全一样，若用两片74LSl60来
完成60进制计数器，怎么接线？并比较用74LSl61实现60进制时各自的异同点。

实验七 单稳态触发器、多谐振荡器
一、实验目的
1、掌握用与非门构成的单稳态触发器的工作原理
2、熟悉多谐振荡器工作原理及振荡频率估算方法
3、555定时器应用电路的设计实现
二、实验仪器及芯片
1、双踪示波器
2、芯片： 74LS00 二输入四与非门 1片
74LS04 六反向器 1片
NE556 定时器 1片
电阻、电容若干
三、实验内容及步骤
1、积分型单稳态触发器
积分型单稳态触发器如图7.1所示，Ui加约1KHZ连续脉冲，测试并记录A、B、C 各点的波形，注意调节电位器RW时，C 点脉冲输出宽度变化情况，将实测输出脉冲宽度和理论计算值进行比较，说明误差原因。

2、多谐振荡器
用74LS04反相器(也可以用74LS00与非门)构成的环形振荡器如图7.3所示。

当振荡电容分别为1000PF，0.01UF，0.1UF时调节电位器Rw为零及最大值，用示波器观测a，b，c，d，e和f各点的波形。并记录之 ，测取输出频率(或振荡周期T)。填人表7.1中

3、555定时器
NE556芯片内部有两个独立的555时基电路，芯片管脚排列如图7.4所示，
其中： D为放电端；
TH为阀值输人；
Co为电压控制；
R为复位输入；
OUT为输出；
TR为触发输入。
(1) 用555构成的多谐振荡器如图7.5所示,分
别取C=0.1UF和C=1UF，测取输出U0的频率
(或周期)，并分别画出U0的波形和电容C上
的Uc的波形。

4、 救护车警铃电路设计
设计要求：1）高频1000HZ，
2）调制周期 10秒，
3）画出电路图，进行分析，
说明工作原理。
设计提示：
用二片556可以构成的低频、
高频振荡器，低频对高频调制形成救护车
警铃电路，第一个555定时器作低频振荡器，
第二个555则是压控振荡器。参考电路见图7.6 ，用示波器观察管脚5和管脚9的波形。

四、实验报告
l、按实验要求整理实验数据和波形
2、对波形的形状及单稳输出的脉宽，振荡器周期进行理论分析
3、对图7.6进行分析，说明工作原理
第二章 数字电子线路设计性实验
实验一 D／A转换与A／D转换器的应用设计
一、实验目的
1、进一步理解D／A、A／D转换的原理、转换方式及各自特点。了解D／A、A／D集成芯片的结构，功能测试及应用。
2、熟悉D／A芯片DAC0832的使用方法，熟悉A／D芯片ADC0809工作原理。
3、利用DAC0832和其它附加电路来设计一个阶梯波信号发生器.
二、实验仪器及芯片
1、芯片：DAC0832 D／A转换芯片 1片
ADC0809 A／D转换芯片 1片
OP07 运算放大器 1片
74LS74 双D触发器 1片
2、数字电压表一块
三、实验内容及步骤
1、 D/A转换
DAC0832是CMOS工艺制成的单片8位数模转换器，可与8位微处理器直接接口，引脚和内部框图如图8.1所示。由框图可见，它是由两个8位寄存器(输人寄存器和DAC寄存器)和一个8位数模转换器构成。由于采用了两级寄存方式，可以进行两次缓冲操作，灵活性大大增加。例如：它可以在对某一信号进行D／A转换的同时，采集下—个数据。又如在多个转换器同时工作的情况下，输入信息可以不同时输入，但输出可同时输出。

引脚说明：
CS：片选输入，低电平输入有效；
WR1：输入寄存器写信号，低电平有效，
需和CS、ILE配合；
AGND：模拟地，通常接到数字地；
DI7～DI0：8位数字量输入信号；
VREF：基准（参考）电压输入，
范围-10V---+10V，当VCC接到+5V时VREF用-5V--+5V；
Rfb：反馈电阻，由于内部已集成了反馈电阻，故该脚可以直接与外接运放的输出端相联；