一种新型低压COMS四象限模拟乘法器.pdf

1994-2010 China Academic Journal Electronic Publishing House.All rights reserved.http:/一种新型低压COMS四象限模拟乘法器宋树祥,曹才开(湖南建材高等专科学校电信系,湖南省衡阳市421008)【摘 要】提出了一种采用有源衰减器和全差分电流传输器(FDCC)为核心的新型低压CMOS四象限模拟乘法器。PSPI CE仿真表明,当电源电压为 1.5 V时,电路功耗小于75W。该乘法器电路具有较好的线性输入范围,达到 1V,当输入电压范围限于 0.8V时,非线性误差小于0.6%,-3 dB带宽约为10 MHz。关键词:CMOS,有源衰减器,四象限模拟乘法器中图分类号:TN432.1收稿日期:2004210224;修回日期:2005201218。基金项目:湖南省自然科学基金(03JJY5605);湖南省教育厅科研项目(03C025)。0 引 言当前,低电源电压已成为数字和模拟IC(集成电路)的一个主要设计目标,因为它可减少电路的功耗,从而提高集成密度和便携式电子产品的电池寿命,同时,低压也是保证亚微米和深亚微米级器件可靠性的必然要求1。低压模拟I C的设计正成为带有强制性的主流趋势,而且针对1.5 V甚至更低电源电压的模拟I C的研究工作已取得了较大进展2,3。四象限模拟乘法器是模拟I C中的基本单元,广泛用于人工神经网络、自适应滤波、调制与解调、频率变换、盲信号分离及其他信号处理电路中。近年来,已开发出几种适于低压工作的CMOS四象限模拟乘法器47,它们均采用了MOS管的线性区特性或饱和区特性,但存在信号线性输入范围低于 0.6 V的限制,且功耗较高,所以,采用有源衰减器已成为提高CMOS跨导放大器和四象限乘法器信号处理能力的有效方法。本文设计了一种在输入端采用有源衰减器和以低功耗宽线性范围的FDCC(第2代全差分电流传输器)为基本模拟乘法器的新型低压CMOS四象限模拟乘法器,仿真结果验证了理论分析。1 工作原理1.1FDCC1970年,加拿大学者K.C.Smith和A.Sedra提出了CC第2代电流传输器),并得到了广泛应用,FDCC 是在此基础上扩展而成的一种新的八端器件。在数模混合电路中,时钟反馈和电荷的注入是模拟电路设计的最严重的噪声,是数模混合设计的难题,而FDCC 能有效地抑制偶次谐波和不需要的共模信号,提高信号输入的线性范围,非常适合数模混合IC设计的构造模块,因此,FDCC 受到越来越多设计者的关注。其电路符号如图1所示,端口特性可用如下混合矩阵方程表示:VX+VX-IZ+IZ-=001-11000-1101100000010000IX+IX-VY1VY2VY3VY4(1)式(1)表明,当VY3=VY4=0时,VX+=-VX-。图1FDCC 的电路符号本文设计的FDCC 是在文献7 基础上的改进设计电路,采用低功耗的AB类输出级。其COMS实现电路如图2所示。该电路由输入级和输出级两级组成,图中所有的晶体管都工作在饱和区。当给输入差分对管M1和M2的输入端Y1和Y2加输入电压时,M1和M2的电流为:I1=IB2+I(2)I2=IB2-I(3)其中I是由输入差动电压VY1-VY2所引起的,即61第31卷第5期2005年5月电 子 工 程 师ELECTRON IC ENGI NEER Vol.31 No.5May 2005 1994-2010 China Academic Journal Electronic Publishing House.All rights reserved.http:/I=2K2(VY1-VY2)1-K2IB(VY1-VY2)2(4)式中:K=nC0W/(2L);K1=K2=K。图2FDCC 的COM S实现电路分析图2电路可知,M1、M4和M7的电流关系如下:I1+I4=I7=IB(5)同理,可得M2、M5和M9的电流关系式:I2+I5=I9=IB(6)由式(2)、式(3)、式(5)、式(6)可得:I4=IB2-I(7)I5=IB2+I(8)由式(7)、式(8)可将式(4)改写如下:I=2K2(VX+-VY3)1-K2IB(VX+-VY3)2(9)或I=2K2(VY4-VX-)1-K2IB(VY4-VX-)2(10)由式(9)、式(10)和式(4)的对比可知:VX+=VY3+(VY1-VY2)(11)VX-=VY4-(VY1-VY2)(12)进一步分析,由于IZ+是对IX+的复制,IZ-是对IX-的复制,所以,IZ+=IX+(13)IZ-=IX-(14)由式(11)式(14)还可注意到,如果将Y1和Y2端接地,那么,Y3、X+、Z+和Y4、X-、Z-将构成两个独立的CC,但这并不是说FDCC 的功能可由两个独立的CC 完成。晶体管M16M19和M23M26分别构成了AB类的输出级,降低了功耗和提高了电路的带负载的能力,有利于低电源电压供电和各设计模块之间的匹配。1.2 基本四象限模拟乘法器根据FDCC的端口特性,由两个FDCC和MG1、MG2组成一个四象限模拟乘法器,如图3所示。图3 基本四象限模拟乘法器实现电路MOS管MG1、MG2接在FDCC 的X+和X-端且工作在电阻区,根据MOS管的电流方程,有I=2K(VGS-VT)VDS-12V2DS(15)当MOS管工作在电阻区时,VGSVT,但VDS值很小,此时,式(15)括号中的第2项可以忽略,将得到:I=2K(VGS-VT)VGS(16)式(16)成立的条件为VDS(VGS-VT)。为了扩展模拟乘法器的输入动态范围,在Y1和Y2端接入一个VC,以保证MOS管MG1、MG2工作在电阻区。对图3中的FDCC2B和MG2,由式(13)、式(14)和式(16)可得:Io2=IX+=4K(VG2-VC-VT)(VY1-VY2)(17)由于Io1和Io2的电流都流过MG1,因此,对图3中的FDCC2A和MG1,有Io1=4K(VG1-VG2)(VY1-VY2)(18)式(18)表明由两个FDCC 和两个MOS管MG1、MG2完成了一个四象限模拟乘法器,但由于MG1、MG2工作在电阻区,所以信号线性输入范围较小,于是在信号输入端引入有源衰减器。1.3 有源衰减器为了在较低的工作电压下保持较大的线性输入范围,在信号输入端引入有源衰减器。本文所设计的有源衰减器的完整电路如图4所示。晶体管MA1MA4和MA5MA8构成两对有源衰减器,输出端VG1和VG2接图3的VG1和VG2端,输出端VY1和VY2接图2的Y1和Y2端。MA1MA8管满足K1=K3,K2=K4,K5=K7,K6=K8。71第31卷第5期宋树祥,等:一种新型低压COMS四象限模拟乘法器 微电子与基础产品 1994-2010 China Academic Journal Electronic Publishing House.All rights reserved.http:/图4 有源衰减器实现电路当其工作在饱和区时,可得:VY1,Y2=VDD+VT+K2,4K1,3(VSS-V1,2+VT)(19)VG1,G2=VSS+VT+K5,7K6,8(VDD-V3,4+VT)20)由此得到:VY1-VY2=-K2,4K1,3(V1-V2)=mx(V1-V2)(21)VG1-VG2=-K5,7K6,8(V3-V4)=my(V3-V4)(22)式中:mx和my分别为两对有源衰减器的衰减因子。综上所述,引入有源衰减器后,四象限模拟乘法器的输出电流为:Io1=4Kmxmy(V1-V2)(V3-V4)(23)2 电路仿真在图2中,恒流源的电流设计为IB=30A,ISB=15A,电源为 1.5 V。整个电路在1.2m标准COMS工艺下进行PSPICE仿真,具体参数如下:VTn=0.8V,VTp=-0.8V,跨导因子Kn=57A/V2,Kp=17A/V2。各MOS管的宽长比如下:M1M6为60/4.8;M7M9,M13为240/4.8;M10M12,M20为90/4.8;M14,M16,M25,M27为180/2.4;M15,M17,M26,M28为72/2.4;M16,M17,M23,M24为9/4.8;MG1,MG2为120/4.8;MA1,MA3,MA5,MA7为40/2.4;MA2,MA4,MA6,MA8为4.8/20。当V2=V4=0,VC=-0.25 V时,V1和V3的变化范围均为-1 V+1 V,步长为0.2 V,得到其直流传输特性曲线如图5所示。当V1和V3的变化范围限于 0.8 V时,乘法器非线性误差小于0.6%,由于是低压工作,非恒定的载流子迁移率影响较小,同时,由于沟道长度设计较大,沟道调制效应也很小。V1和V3的-3 dB带宽分别为10MHz和8.5 MHz,整个电路的功耗小于75W,因此,该乘法器在低压下表现出良好的性能。造成模拟乘法器非线性误差的主要因素是衬底偏置效应,尤其是有源衰减器间的器件尺寸失配。图5 直流传输特性3 结束语本文提出了一种结构全新的低压CMOS四象限模拟乘法器。设计中采用有源衰减器和低功耗宽线性范围的FDCC,使电路的线性输入范围得到有效改善,具有良好的线性度和较大的-3 dB带宽,以及较强的抗噪能力和抑止共模干扰信号的能力。该电路可广泛应用于低压模拟信号处理系统和数模混合系统中。参 考 文 献1赵玉山周跃庆,王 萍.电流模式电子电路.天津:天津大学出版社,20012 Eschauzier R G,Hogervorst R,Huijsing J H.A Programma2ble 1.5 V CMOS Class2AB OperationalAmplifier with HybridNested Miller Compensation for 120 dB Gain and 6 MHzUGF.IEEE Journal of Solid2State Circuits,1994,29(12):14971504 3 Palmisano G,Palumbo C.A Very EfficientCMOSLow VoltageOutput Stage.ElectronicsLetters,1995,31(21):183018314 Coban A L,Allen P E.Low Voltage Four2quadrantAnalogueCMOSMultiplier.ElectronicsLetters,1994,30(13):10441045(下转第55页)81 微电子与基础产品 电 子 工 程 师2005年5月 1994-2010 China Academic Journal Electronic Publishing House.All rights reserved.http:/传输参数,这样就可以方便地在每帧数据传输后用通用I/O口检测FIFO存储器的/HF引脚状态。综上所述,用两根信号线同时检测FIFO存储器的半满信号引脚状态,这样可以使FIFO存储器在读出数据过程中始终处于不空不满或是正好读空的状态,保证了读出数据的有效性。4FIFO存储器的选择由于采集头采集数据的频率可以利用软件设置,因此,FIFO存储器的参数指标直接影响数据的采集速度。首先,FIFO存储器的读写速度要足够快。其次,FIFO存储器的存储容量要适宜。如果容量过大会造成资源浪费;如果容量过小会造成数据采集速度过慢。经过估算,最终选用I DT公司的I DT72V02L25容量为1 kB,其转换频率最大为28.5 MHz,读周期时间最小为35 ns,完全能够满足DSP的需要。如果对FIFO存储器进行容量扩展,采集头写入数据的速度还能够进一步提高。另外,由于本系统运用了EDMA方式进行数据的传输,在传输过程中它不占用CPU资源,而且利用了中断方式触发CPU读取数据,使整个系统的运算速度得到提高。5 结束语本系统实现了DSP的EM IF与异步FIFO存储器的无缝连接,硬件接口电路简单,调试方便;并且DSP通过运用EDMA方式读取FIFO存储器中的数据,这种方式可以在没有CPU参与的情况下,由EDMA控制器完成DSP存储空间内的数据搬移,提高了整个系统的速度。参 考 文 献1李方慧,王 飞,何佩琨.TS M3206000系列DSPs原理与应用.第2版.北京:电子工业出版社,2003I nterface Design of T MS320C67 E M IF and Asynchronous FIFO MemoryGu Song(University of Electronic Science and Technology of China,Chengdu 610054,China)【Abstract】In this paper,the interface bet ween T MS320C67 EM IF and asynchronous FIFO memory isdescribed.Then the software design flow of reading data from FIFO memory through EDMA(enhanced directmemory access)is introduced mainly.At the end of thispaper,the problem of how to choose FIFO memory isexplained for reference.Keywords:EM IF,EDMA,T MS320C67,FIFO memory(上接第18页)5 Liu S I.Low2voltage CMOS Four2quadrantMultiplier.Elec2tronicsLetters,1996,30(25):212521266 Liu S I,Chang C C.Low2voltage CMOS Four2quadrantMulti2plier Based onSquare2differenceIdentity.IEEProceed2ings Circuits,Devices and Systems,1996,143(3):1741757 EI2Adawy A A,Soliman A M,Elwan H O.A Novel FullyDifferential Current Conveyor and Applications forAnalogVL2SI.IEEE Trans on Circuits and Systems:Express Briefs,2002,47(4):306313A New Low2voltage CMOS Four2quadrant AnalogMultiplierSong Shuxi ang,Cao Ca ika i(Hunan BuildingMaterials College,Hengyang 421008,China)【Abstract】A low2voltage CMOS four2quadrant analog multiplier using active attenuators and FDCCis presented.Resultsof PSPICE simulation show that the circuit haspower dissipation of 75W with1.5 Vpower supply and linear input range about1 V.The nonlinear error of the multiplier is less than 0.6%when input range is limited to0.8 V,and the simulated-3 dB bandwidth is about 10MHz.Keywords:CMOS,active attenuator,four2quadrant analog multiplier55第31卷第5期顾 菘:T MS320C67系列EM IF与异步FIFO存储器的接口设计 计算机与自动化技术