12组合逻辑电路.pptx

下一页下一页总目录总目录 章目录章目录返回返回上一页上一页第第12章章 组合逻辑电路组合逻辑电路12.3 组合逻辑电路的分析12.5 编码器12.6 译码器12.4 组合逻辑电路的设计12.0 数字电路基础12.1 集成基本门电路12.2 集成复合门电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 数字信号与数字电路数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。12.0 数字电路基础数字电路基础下一页下一页总目录总目录 章目录章目录返回返回上一页上一页（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。一、数字电路的特点一、数字电路的特点下一页下一页总目录总目录 章目录章目录返回返回上一页上一页（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。（2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。二、二、数制与编码数制与编码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：(1)、十进制、十进制103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 102下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2)、二进制、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10各数位的权是的幂各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3)、十六进制、十六进制数码为：09、AF；基数是16。运算规律：逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)2 13161 816010 161(216.625)10各数位的权是各数位的权是16的幂的幂下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页12.1 集成基本门电路集成基本门电路 逻辑逻辑逻辑逻辑0 0和和和和1 1：数字电路中总是存在两个彼此对立的数字电路中总是存在两个彼此对立的数字电路中总是存在两个彼此对立的数字电路中总是存在两个彼此对立的基本工作状态，例如开和关。采用基本工作状态，例如开和关。采用基本工作状态，例如开和关。采用基本工作状态，例如开和关。采用0 0和和和和1 1表示这两个状表示这两个状表示这两个状表示这两个状态，这里态，这里态，这里态，这里0 0和和和和1 1不表示大小，只表示对立的状态，称为不表示大小，只表示对立的状态，称为不表示大小，只表示对立的状态，称为不表示大小，只表示对立的状态，称为逻辑逻辑逻辑逻辑1 1和逻辑和逻辑和逻辑和逻辑0 0。电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。门电路：用以实现基本和常用逻辑运算的电子门电路：用以实现基本和常用逻辑运算的电子电路。又称逻辑门。电路。又称逻辑门。基本和常用门电路有与门、或门、非门（反相器）基本和常用门电路有与门、或门、非门（反相器）基本和常用门电路有与门、或门、非门（反相器）基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门和异或门等。、与非门、或非门和异或门等。、与非门、或非门和异或门等。、与非门、或非门和异或门等。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 高电平和低电平是相对的。在广泛使用的高电平和低电平是相对的。在广泛使用的高电平和低电平是相对的。在广泛使用的高电平和低电平是相对的。在广泛使用的TTLTTL电路中，电源电压采用电路中，电源电压采用电路中，电源电压采用电路中，电源电压采用5V5V，它的标准高电平值为，它的标准高电平值为，它的标准高电平值为，它的标准高电平值为2.4V2.4V，低电平为，低电平为，低电平为，低电平为0.4V0.4V。当电压大于当电压大于当电压大于当电压大于2.4V2.4V，认为高电平，认为高电平，认为高电平，认为高电平，“1”1”状态；状态；状态；状态；当电压小于当电压小于当电压小于当电压小于0.4V0.4V，认为低电平，认为低电平，认为低电平，认为低电平，“0”0”状态；状态；状态；状态；获得高、低电平的基本方法：利用半导体开关元获得高、低电平的基本方法：利用半导体开关元获得高、低电平的基本方法：利用半导体开关元获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。件的导通、截止（即开、关）两种工作状态。件的导通、截止（即开、关）两种工作状态。件的导通、截止（即开、关）两种工作状态。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BAVq与逻辑：只有当一件事的几个条件全部具备之与逻辑：只有当一件事的几个条件全部具备之后，这件事才发生，这种关系称为与逻辑。后，这件事才发生，这种关系称为与逻辑。q与运算与运算 ：L=AL=AB B，又称逻辑乘。，又称逻辑乘。两个开关必须同时接通，两个开关必须同时接通，灯才亮。逻辑表达式为：灯才亮。逻辑表达式为：1 1、与门、与门、与门、与门q与门电路与门电路 ：实现：实现“与与逻辑关系的电路。逻辑关系的电路。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页F=AB与门的逻辑功能可概括为：有与门的逻辑功能可概括为：有与门的逻辑功能可概括为：有与门的逻辑功能可概括为：有0 0 0 0，出，出，出，出0 0 0 0；全；全；全；全1 1 1 1，出，出，出，出1 1 1 1；下一页下一页总目录总目录 章目录章目录返回返回上一页上一页F=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2 2、或门、或门、或门、或门q或门电路或门电路或门电路或门电路 ：实现：实现：实现：实现“或或或或”逻辑关系的电路。逻辑关系的电路。逻辑关系的电路。逻辑关系的电路。或或或或逻逻逻逻辑辑辑辑：当当当当一一一一件件件件事事事事情情情情的的的的几几几几个个个个条条条条件件件件中中中中只只只只要要要要有有有有一一一一个个个个条件得到满足，这件事就会发生。条件得到满足，这件事就会发生。条件得到满足，这件事就会发生。条件得到满足，这件事就会发生。或运算：或运算：或运算：或运算：L=A+BL=A+BL=A+BL=A+B；又称逻辑加。；又称逻辑加。；又称逻辑加。；又称逻辑加。VAB两个开关只要有一个接通，两个开关只要有一个接通，灯就会亮。灯就会亮。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页F=A+B或门的逻辑功能可概括为：有或门的逻辑功能可概括为：有或门的逻辑功能可概括为：有或门的逻辑功能可概括为：有1 1 1 1，出，出，出，出1 1 1 1；全；全；全；全0 0 0 0，出，出，出，出0 0 0 0；下一页下一页总目录总目录 章目录章目录返回返回上一页上一页F=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页v非逻辑：一件事情的发生是以其相反的条件为依据。非逻辑：一件事情的发生是以其相反的条件为依据。v非运算：非运算：v非门：非门：实现非逻辑关系的电路称为非门，也称反相实现非逻辑关系的电路称为非门，也称反相器。器。开关开关开关开关A A控制灯泡控制灯泡控制灯泡控制灯泡L L：A A闭合，灯闭合，灯闭合，灯闭合，灯L L灭；灭；灭；灭；A A断开，灯断开，灯断开，灯断开，灯L L亮；亮；亮；亮；3 3、非门、非门、非门、非门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 输入为高电平输入为高电平输入为高电平输入为高电平A A 3V3V时，时，时，时，三极管饱和导通，输出三极管饱和导通，输出三极管饱和导通，输出三极管饱和导通，输出F F为低电平为低电平为低电平为低电平0 0（0V)0V)；输入为低电平输入为低电平输入为低电平输入为低电平A A0V0V时，时，时，时，三极管截止，输出三极管截止，输出三极管截止，输出三极管截止，输出F F为高电平为高电平为高电平为高电平1 1（3V)3V)。逻辑非（逻辑反）的运算规则为：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页将与门、或门、非门组合起来，可以构成多种复合门电路。（1 1）与非门：与非门：由与门和非门构成与非门。与非门的逻辑功能可概括为：有与非门的逻辑功能可概括为：有与非门的逻辑功能可概括为：有与非门的逻辑功能可概括为：有0 0 0 0，出，出，出，出1 1 1 1；全；全；全；全1 1 1 1，出，出，出，出0 0 0 0；12.2 集成复合门电路集成复合门电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页或非门的逻辑功能可概括为：有或非门的逻辑功能可概括为：有或非门的逻辑功能可概括为：有或非门的逻辑功能可概括为：有1 1 1 1，出，出，出，出0 0 0 0；全；全；全；全0 0 0 0，出，出，出，出1 1 1 1；（2 2）或非门：或非门：由或门和非门构成或非门。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑表达式为：逻辑表达式为：（3）异或运算）异或运算异或门的逻辑功能可概括为：相同为异或门的逻辑功能可概括为：相同为异或门的逻辑功能可概括为：相同为异或门的逻辑功能可概括为：相同为0 0 0 0；相异为；相异为；相异为；相异为1 1 1 1；下一页下一页总目录总目录 章目录章目录返回返回上一页上一页12.3 组合逻辑电路的分析目的目的:确定已知电路的逻辑功能确定已知电路的逻辑功能.步骤步骤:1)1)由逻辑图写出各输出端的逻辑表达式由逻辑图写出各输出端的逻辑表达式.2)2)化简和变换各逻辑表达式化简和变换各逻辑表达式.3)3)列出真值表列出真值表.4)4)根据真值表和逻辑表达式对逻辑电路进根据真值表和逻辑表达式对逻辑电路进行分析行分析,最后确定其功能最后确定其功能.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1)(1)写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y=AB AB .AB化简化简化简化简&1 11 1.BAY&AB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页乘运算规则乘运算规则:加运算规则加运算规则:非运算规则非运算规则:0+0=0 ，0+1=1，1+0=1，1+1=100=0 01=0 10=0 11=1A A A0=0 A1=A AA=AAA=00=1 1=0A+0=A，A+1=1，A+A=AA+A=11 1、逻辑代数的基本定律逻辑代数的基本定律下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3 3、交换律、交换律:A+B=B+AA+B=B+A AB=BA AB=BA2 2、结合律、结合律:A+B+C=(A+B)+C=A+(B+C)A+B+C=(A+B)+C=A+(B+C)ABC=(AB)C=A(BC)ABC=(AB)C=A(BC)4 4、分配律、分配律:A(B+C)=AB+AC A+BC=(A+B)(A+C)A(B+C)=AB+AC A+BC=(A+B)(A+C)证明证明:右边右边 =(A+B)(A+C)=(A+B)(A+C)=AA+AB+AC+BC ;=AA+AB+AC+BC ;分配律分配律=A+A(B+C)+BC ;=A+A(B+C)+BC ;结合律结合律,AA=A,AA=A=A(1+B+C)+BC ;=A(1+B+C)+BC ;结合律结合律=A=A 1+BC ;1+B+C=1 1+BC ;1+B+C=1=A+BC ;A=A+BC ;A 1=A 1=A=左边左边下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5 5、反演律（摩根定律）、反演律（摩根定律）AB=A+B A+B=AB用真值表证明用真值表证明A B AB A+B 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 证明证明:AB C =A+B+C+A+B+C =A B C 断开、变号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1)(1)写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y=AB AB .AB化简化简化简化简&1 11 1.BAY&AB=AB+AB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2)(2)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y=AB+AB(3)(3)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“0”,0”,称为称为称为称为“判一致电路判一致电路判一致电路判一致电路”,可用于判断各输入端可用于判断各输入端可用于判断各输入端可用于判断各输入端的状态是否相同。的状态是否相同。的状态是否相同。的状态是否相同。ABY001 001001111输入变量的所有组合下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能(1)(1)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y=Y2 Y3=A AB B AB.A B.A B.A.A BBY1.AB&YY3Y2.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2)(2)应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简Y=A AB B AB.=A AB+B AB.=AB+AB反演律反演律 =A (A+B)+B (A+B).反演律反演律 =A AB+B AB.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3)(3)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表ABY001 100111001Y=AB+AB=A B逻辑式逻辑式逻辑式逻辑式(4)(4)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“0”0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“1”1”，称为称为称为称为“异或异或异或异或”逻辑逻辑逻辑逻辑关系。这种电路称关系。这种电路称关系。这种电路称关系。这种电路称“异或异或异或异或”门。门。门。门。=1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能Y&1.BA&C101AA写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC+BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页B BY&1.BA&C011设：设：C=0封锁封锁封锁封锁选通选通B信号信号打开打开打开打开例例例例 3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能B写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC+BCY=AC BC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页步骤步骤:1)根据对电路逻辑功能的要求根据对电路逻辑功能的要求,列出真值表列出真值表.2)由真值表写出逻辑表达式由真值表写出逻辑表达式.3)简化和变换逻辑表达式简化和变换逻辑表达式,从而画出逻辑图从而画出逻辑图.目的目的:1)电路简单电路简单,所用器件数最少所用器件数最少.2)所用器件种类越少越好所用器件种类越少越好.3)电路结构紧凑电路结构紧凑,可靠且经济可靠且经济.12.4 组合逻辑电路的设计组合逻辑电路的设计下一页下一页总目录总目录 章目录章目录返回返回上一页上一页加法器加法器加法器加法器:实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.半加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC C 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图&=1=1.ABSC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i 全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号：AiBiCi-1SiCiCOCO CICI下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1)(1)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2)(2)写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器1BiAiCi-1SiC Ci iC COO C COO 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例1 1：设计一个三人表决器逻辑电路。三位老师设计一个三人表决器逻辑电路。三位老师设计一个三人表决器逻辑电路。三位老师设计一个三人表决器逻辑电路。三位老师答辩评分，两个以上按铃，并且其中一个为指导答辩评分，两个以上按铃，并且其中一个为指导答辩评分，两个以上按铃，并且其中一个为指导答辩评分，两个以上按铃，并且其中一个为指导老师时，答辩才可以通过。电路由与非门构成。老师时，答辩才可以通过。电路由与非门构成。老师时，答辩才可以通过。电路由与非门构成。老师时，答辩才可以通过。电路由与非门构成。(1)1)列真值表列真值表列真值表列真值表 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1设：三个输入变量ABC代表三位老师，其中A为指导老师。按铃为1，未按铃为0；输出变量F为答辩结果，通过为1，未通过为0。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“与与与与”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“或或或或”关关关关系系系系ABC0010011110111由卡图诺可知，该函数可化简：由卡图诺可知，该函数可化简：由卡图诺可知，该函数可化简：由卡图诺可知，该函数可化简：(2)(2)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1对应于对应于Y=1，若输入变量为若输入变量为若输入变量为若输入变量为“1”1”，则取输入变量本身则取输入变量本身则取输入变量本身则取输入变量本身(如如如如 A A)；若输入变量为若输入变量为若输入变量为若输入变量为“0”0”则取则取则取则取其反变量其反变量其反变量其反变量(如如如如 A A)。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4)(4)逻辑图逻辑图逻辑图逻辑图Y&ABC(3)(3)用用用用“与非与非与非与非”门构成逻辑电门构成逻辑电门构成逻辑电门构成逻辑电路路路路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例2 2：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。要求要求要求要求:当输入变量当输入变量当输入变量当输入变量A A、B B、C C中有奇数个同时中有奇数个同时中有奇数个同时中有奇数个同时为为为为“1”1”时，输出为时，输出为时，输出为时，输出为“1”1”，否则为，否则为，否则为，否则为“0”0”。用。用。用。用“与非与非与非与非”门实现。门实现。门实现。门实现。(1)1)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3)(3)用用用用“与非与非与非与非”门构成逻辑电门构成逻辑电门构成逻辑电门构成逻辑电路路路路 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC00100111101111由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。(2)(2)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4)(4)逻辑图逻辑图逻辑图逻辑图01100111110YCBA&1010下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基下面几节分别介绍这几种典型组合逻辑电路的基下面几节分别介绍这几种典型组合逻辑电路的基下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。本结构、工作原理和使用方法。本结构、工作原理和使用方法。本结构、工作原理和使用方法。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页12.5 编码器编码器 把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具有一特定的含义，有一特定的含义，有一特定的含义，有一特定的含义，称为编码。称为编码。称为编码。称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1)(1)分析要求：分析要求：分析要求：分析要求：输入有输入有输入有输入有8 8个信号，个信号，个信号，个信号，即即即即 N=8N=8，根据，根据，根据，根据 2 2n n N N 的关系，的关系，的关系，的关系，即即即即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1)(1)将将将将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2)(2)编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3)设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7(2)(2)列编码表：列编码表：列编码表：列编码表：输入输入输输 出出Y2 Y1 Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3)(3)写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“与非与非与非与非”式式式式Y2=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1 I3 I5 I7.=I1+I3+I5+I7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4)(4)画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1Y2Y1Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页将十进制数将十进制数将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路2.二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用的是用的是84218421码。码。码。码。0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0(I I0 0)1 1(I I1 1)2 2(I I2 2)3 3(I I3 3)4 4(I I4 4)5 5(I I5 5)6 6(I I6 6)7 7(I I7 7)8 8(I I8 8)9 9(I I9 9)Y Y3 30001110100001111000110110 000 000000001118421BCD8421BCD码编码表码编码表码编码表码编码表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“或非或非或非或非”门和门和门和门和“与非与非与非与非”门门门门Y3=I8+I9.=I4 +I6 I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9 I3+I7 I5+I7.=I2 +I6 I3+I7Y1=I2+I3+I6+I7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 法二：法二：法二：法二：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。3.优先编码器优先编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LSCT74LS4147 4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 (低电平有效低电平有效低电平有效低电平有效)输输输输 出出出出(84218421反码反码反码反码)0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例:CT74LS4147147集成优先编码器集成优先编码器(10(10线线-4-4线线)T4147T4147T4147T4147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147下一页下一页总目录总目录 章目录章目录返回返回上一页上一页12.6 译码器译码器 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。个特定的输出信号。个特定的输出信号。个特定的输出信号。1.二进制译码器二进制译码器4 4个个个个2 2位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 输输 入入 输输 出出SA0A1Y0110000011001101110139139功能表功能表功能表功能表 Y1Y2Y3111011101110111CT74LS139型型译码器译码器双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能端是使能端是使能端是使能端S=0时译码器工作时译码器工作输出低电平有效输出低电平有效下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LS139型译码器型译码器(a)外引线排列图；外引线排列图；(b)逻辑图逻辑图(a)