数字电子技术基础教学课件 第3章 组合逻辑电路.pdf

国曳畦蟹上7第3章组合逻辑电路3.1 概述3.2 组合逻辑电路的分析与设计3.3 常用集成组合逻辑电路3.4 组合逻辑电路中的竞争冒险现象第3篁组合逻捐曳学习要点 组合电路的分析方法和设计方法 利用数据选择器和可编程逻辑器件进行 逻辑设计的方法 加法器、编码器、译码器等中规模集成 电路的逻辑功能和使用方法第3 组合逻辑更3.1概述组合电路：输电仅由输入决定，与电路当前状 态无关；电路结构中无反馈环路（无记忆）I。输4 o-入I 4-io组合逻辑电路4 输出丫4,.,/一）匕=力（/,/，/”）-1 fm-i 0，/一 1 郃3章组合逻辑电3.2组合逻辑电路的分析与设计3.2.1 组合逻辑电路的分析所谓逻辑电路的分析，就是找出给定逻辑电路输出和 输入之间的逻辑关系，并指出电路的逻辑功能。分析过 程一般按下列步骤进行：M 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。M根据输出函数表达式列出真值表。M用文字概括出电路的逻辑功能。第3章组合逻辑电餐逻辑图从输入到输出 逐级写出逻辑表 达式最简与或 表达式Y=AB+BC+CA&Y=Y.Y.Y.=AB BC AC组合逻辑电路表达式3真值表电路的逻 辑功能-Y=AB+BC+CA4当输入A、B、C中有2个或3 个为1时，输 出Y为1,否 则输出Y为0。所以这个电路 实际上是一种 3人表决用的 组合电路：只 要有2票或3票 同意，表决就 通过。游3章组合逻逻辑图=A+B+C逻辑表 达式Y2=A+B 乎名 寸+Y2+B=A+B+C+A+B+BY3=X+Y+B最简与或 表达式Y=ABC+AB+B=AB+B=A+BABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1y iii iii o o电路的逻辑功能电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一 个为0,Y=l；A、B全为1时，Y=0o所以Y和A、B的逻辑关系 为与非运算的关系。用与非门实现Y=A+B=ABA o-&aC o-海3g组合逻艇星【例3-2】分析图所示组合逻辑电路的逻辑功能。M 解：根据给出的逻辑图，逐级推导出输出端的逻辑函数 表达式：勺=丽 P2=BC,P3=ACF=PPP3=ABCAC=ABBCACF例3-2图郃3章组合逻辑电表3-1例31真值表ABCF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 1由真值表可以看出，在三个输入变量中，只要有两个或 两个以上的输入变量为1,则输出函数尸为1,否则为0,它表 示了一种、少数服从多数，的逻辑关系。因此可以将该电路 概括为：三变量多数表决器。第3章组合逻辑电总【例3-3】分析图3()所示电路,指出该电路的逻辑功能。A.IB.C.i（。）D J+iS.&三1A.iB.iG全加器例3-3电路图器解：M写出函数表达式。S,.=A4G+1=”与）。,.+44列真值表。表3-2例3-3真值表4居GCi+1Si0000000101010010111010001101101101011111多3章组合逻辑电总_:一 LV 分析功能。M由真值表可见，当三个输入变量为、4、G中有一个为 1或三个同时为1时，输出5=1,而当三个变量中有两个或 两个以上同时为1时，输出G+i=i,它正好实现了4、G 三个一位二进制数的加法运算功能，这种电路称为一位全 加器。其中，&、坊分别为两个一位二进制数相加的被加数、加数，G为低位向本位的进位，斗为本位和，G+i是本位向 高位的进位。一位全加器的符号如图S）所示。如果不考虑低位来的进位，即G=o,则这样的电路称 为半加器，其真值表和逻辑电路分别如表3-3和图所示。涛3章组合逻辑电总表3-3半加器真值表4用G+10000010110011110BA工Ci+i半加器郃3章组合逻辑电422组合逻辑电路的设计工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：M 所用的逻辑器件数目最少，器件的种类最少，且 器件之间的连线最简单。这样的电路称、最小化电路。满足速度要求，应使级数尽量少，以减少门电路 的延迟。M功耗小，工作稳定可靠。上述最佳化是从满足工程实际需要提出的。显然，、最小化电路不一定是最佳化电路，必须从经济指标和 速度、功耗等多个指标综合考虑，才能设计出最佳电路。M 组合逻辑电路可以采用小规模集成电路实现，也可以采 用中规模集成电路器件或存储器、可编程逻辑器件来实现。虽然采用中、大规模集成电路设计时，其最佳含义及设计 方法都有所不同，但采用传统的设计方法仍是数字电路设 计的基础。因此下面先介绍采用设计的实例。组合逻辑电路的设计一般可按以下步骤进行：M 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先 要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态 分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据 输出与输入之间的逻辑关系列出真值表。M选择器件类型。根据命题的要求和器件的功能及其资源情况决定采 用哪种器件。例如，当选用MSI组合逻辑器件设计电路时，对于多输出函 数来说，通常选用译码器实现电路较方便，而对单输出函数来说，则选用 数据选择器实现电路较方便。M根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用ssi集成门设计时，为了获得最简单的设计结果，应将逻辑函数表 达式化简，并变换为与门电路相对应的最简式。根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。第3章组合逻辑电啥电路功 能描述真值表例3-4：设计一个楼上、楼下开关的控制逻辑电 路来控制楼梯上的路灯，使之在上楼前，用楼 下开关打开电灯，上楼后，用楼上开关关灭电 灯；或者在下楼前，用楼上开关打开电灯，下 楼后，用楼下开关关灭电灯。设楼上开关为A,楼下开关为B,灯泡为Y。并 设A、B闭合时为1,断开时为0；灯亮时丫为 1,灯灭时Y为0。根据逻辑要求列出真值表。ABY0000111011102第3章幺Bo合逻辑电除第34间B00 01C 01最简与或 表达式310住 简5+AC Y=AB AC逻辑变换aAo&6DnBo逻辑电 路图&3-O YAo&Co【例3-6】设计一个一位全减器。列真值表。M全减器有三个输入变量：被减数4、减数纥、低位向本 位的借位g；有两个输出变量：本位差与、本位向高位的借 位C+i，其框图如图所示。表3-4全减器真值表4BQC+1A0000000111010110111010001101001100011111全减器A B n n011110n0010111010全减器框图及卡诺图框图；S)Q+i；(c)Dn选器件。M选用非门、异或门、与或非门三种器件。M写逻辑函数式。M首先画出+1和q的卡诺图如图3）、（）所示，然后根据 选用的三种器件将g+i、q分别化简为相应的函数式。由于 该电路有两个输出函数，因此化简时应从整体出发，尽量利 用公共项使整个电路门数最少，而不是将每个输出函数化为 最简当用与或非门实现电路时，利用圈。方法求出相应的与 或非式为Dn=AnBnCn+4纥Q+4 纥。+4C用BnCn+AnCn+ABn当用异或门实现电路时，写出相应的函数式为2=4纥gC+1=AnBnCn+AnBn Cn+BnCn=4 纥 CJ+BnCn=4 纥C BnCn其中（纥c）为与和。用的公共项。涛3章组合逻辑电总画出逻辑电路。M(a)全减器逻辑图净连组合逻辑生星【例37】用门电路设计一个将8421 BCD码转换为余3 码的变换电路。M解：M分析题意，列真值表。M该电路输入为8421 BCD码，输出为余3码，因此它是 一个四输入、四输出的码制变换电路，其框图如图4-7。）所示。根据两种BCD码的编码关系，列出真值表，如表4-5 所示。由于8421 BCD码不会出现10101111这六种状态，因此把它视为无关项。选择器件，写出输出函数表达式。M题目没有具体指定用哪一种门电路，因此可以从门 电路的数量、种类、速度等方面综合折衷考虑，选择最 佳方案。该电路的化简过程如图4-7。）所示，首先得出最 简与或式，然后进行函数式变换。变换时一方面应尽量 利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为E3A+BC+BDBCBDE2=BCD+BC+BD=B C+D +B C+。）=4 C+。）ECD+CD C D C DE.=D第3章组合逻辑电及00G.00S)016X,101X11厂_/X11Xk-B)L2(AB)L3(A=B)00001010101010011001逻辑表达式LABB 3-0乙3（4二6-QZ2（AVB）讨3章组合逻辑、4位数值比较器比较输入级联输入输出A3 B3人2用2Ai BiAo BQAfBf AfB A83XXXXXX100A3 2XXXXX100M=B32&)XXX100人3斗3A2=B2Ai%4。&）XXX010人3斗3&二&4二小Ao二仇100100人3斗3&二&人产历A（）二仇010010人3斗3&二丹2A1=B1A。二 四）001001坪罐与之、4与吕2、&与当、4与B。和A/与B/的比较结果，A/8/、A/B),L2(AB),和力3(4=5)分 别表示本级的比较结果。B),=(4 B3),L32=A3B3 (A3 3323130324=332313033第3章组合逻辑电逻辑图等3g组合逻辑电总目A、比较器的级联集成数值比较器Wr A3 B2 A2 AI B AQ BQf lr L16 15 14 13 12 11 10 9)74LS851 2 3 4 5 6 7 8TTTTTTTTB3 AfB AB A=BABAB ABAB AB A、BAB AB ABAB A5/、A7 B A、B|ABlAB AvBA=B A=B户B A、B，AB/必须预先 预置为0,最低4位的级联输入端A/B AB A=BAn BiiAg B8Ay B7A4 B4A3 B3A。BoA12 B12A15 B15比较器小结在各种数字系统尤其是在计算机中，经 常需要对两个二进制数进行大小判别，然 后根据判别结果转向执行某种操作。用来 完成两个二进制数的大小比较的逻辑电路 称为数值比较器，简称比较器。在数字电 路中，数值比较器的输入是要进行比较的 两个二进制数，输出是比较的结果。利用集成数值比较器的级联输入端，很 容易构成更多位数的数值比较器。数值比 较器的扩展方式有串联和并联两种。扩展 时需注意TTL电路与CMOS电路在连接方 式上的区别。333编码器、二进制编码器、二.十进制编码器*3章组合逻辑电餐实现编码操作的电路称、二进制编码器真值表1、3位二进制编码器输入丫2输出 匕%000h001h010h011h100，5101100【7111输输 出入的曾 粒二进制代码7路一A.曰一组 一章 3 聂7/+6/+5/+4/-7/+6/+3/+2/-/7=/1/3/5/7+5/+3/+A1-辑表达式Yi Yo&图 口耳 逻oI。0 h&0hlskkr hh(b)由与非门构成(a)由或门构成粤叫8 曝2、3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单 方面排斥的特性。设的优先级别最高，6次之，依此类推，/()最低。真值表输 入h，6，5，4，3 h h I。10000000输 出丫2 n r0XXXXXXX1111XXXXXX11001XXXXX101001XXXX1000001XXX01100001XX010000001X0010000001000塞上3速7逻辑表达式=，7+，7,6+，7,6,5+/7,6,5,4=，7+，6+，5+，4乂二，7+1八+m，/+m，/，？_ _ _ _=，7+，6+，5,413+1 5：J 2X)=，7+i7,615+，7,6,5,413 71J5J J211、=77+，615+4，/+LDl第3章组合逻辑电及逻辑图8线$线优先编码器丫2如果要求输出、输入均为反变量，则只要在图中 的每一个输出端和输入端都加上反相器就可以了。2、集成3位二进制优先编码器集成3位二进制优先编码器74LS148ST为使能输入端，/电平有效。人为使能输出端，通常接至低 位芯片的强。人和ST配合可以实现多级编码器之间的优先级别 的控制。了3为扩展输出端，是控制标志。YEX=0表示是编 码输出；YEX=1表示不是编码输出。输入：逻辑0 低电平）有效输出：逻辑0 低电平）有效I。h h h14 15 4 I7 k 19，10，12，13，14，1516线4线优先编码器 优先级别从九7。递降第3章组合逻辑电8、一十进制编码器1、8421 BCD码编码器输入真值表O(/o)1(/1)2/)3(/3)4(/4)5(/5)6(/6)7(/7)8(4)9(/9)输出匕丫2 X匕0 0 0 00 0 0 10 0 100 0 110 10 00 10 10 1100 11110 0 010 0 1出入中互码 使二进制代码*第3章组合逻辑电端手逻辑表达式=，8/9丫2=14十【5十16 十17=九九八?X=，2+，3+，6+，7=Z2/3Z6/7X)=，1+，3+，5+，7+，9=/1/3/5Z7Z9逻辑图“X%bkkh hh h(a)由或门构成n&0 000hh(b)由与非门构成0I。o oh b案迹J值 2、8421 BCD码优先编码器 真值表，91817k，54khh10匕%匕1XXXXXXXXX100101XXXXXXXX1000001XXXXXXX01110001XXXXXX011000001XXXXX0101000001XXXX01000000001XXX001100000001XX0010000000001X000100000000010000优先级别从，9至/0递降中3章组合逻辑电隆逻辑表达式011130Xo0X。0X/ZxIDl/X0001Xd +AAQ+742 A+A2Ale-4 A)+A A)第3章组合逻辑电f的卡诺图g的卡诺图g=4+A A)+441+4 A第3章组合逻辑电总逻辑表达式(I AQ,+Aj AQ+b=A2+AAQc A1+4+AQd 20+Aj AQ+742 A+A2Ale=44+AA)/=4+44+A2 Al+4 Ag=A+A A)+44+A2Al逻辑图2、集成显示译码器74LS48引脚排列图Vcc f g。b c d e oooooooo16 15 14 13 12 11 10 974LS481 2 3 4 5 6 7 8OOP _O_O_ 000Al A2 UT Bi/RBd RBI A3 Ao GND输 出入输4342 Al AoBI/RBOa b c d e f gX X X X0 输入）0 0 0 0 0 0 0X X X X111111110 0 0 000 0 0 0 0 0 00 0 0 0111111100 0 0 110 1 1 0 0 0 00 0 101110 110 10 0 11111110 0 10 10 010 110 0 110 10 1110 110 110 11010 0 111110 11111 1 1 0 0 0 010 0 01111111110 0 111110 0 1110 1010 0 0 1 1 0 110 1110 0 1 1 0 0 1110 010 1 0 0 0 1 1110 1110 0 10 11111010 0 0 1 1 1 1111110 0 0 0 0 0 0 xxolxxxxxxxxxxxxxxx零功能或十J共制数BI/RI30（灭LT（试灯RB1(动态灭023456789101112131415功能表吟映黯湾舞厅辅助端功能由真值表可以看出，为了增强器件的功能，在74LS48中还设置了 一些辅助端。这些辅助端的功能如下：(1)试灯输入端无：低电平有效。当无=。时，数码管的七段 应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。(2)动态灭零输入端而7：低电平有效。当万=1、RB1=0、且译码输入全为0时，该位输出不显示，即。字被熄灭；当译码输 入不全为。时，该位正常显示。本输入端用于消隐无效的0o如数据 0034.50可显示为34.5o(3)灭灯输入/动态灭零输出端而/而5：这是一个特殊的端 钮，有时用作输入，有时用作输出。当方/而5作为输入使用，且 丽/丽5=0时，数码管七段全灭，与译码输入无关。当瓦/丽。作 为输出使用时，受控于无和丽:：当万=1且丽=0时，BI/RBO=0；其它情况下丽/丽5=1。本端钮主要用于显示多位 数字时，多个译码器之间的连接。译码器小结把代码状态的特定含义翻译出来的过程称为译 码，实现译码操作的电路称为译码器。实际上译 码器就是把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符 显示译码器，各种译码器的工作原理类似，设计 方法也相同。二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形 式，所以，由二进制译码器加上或门即可实现任 何组合逻辑函数。此外，用4线-16线译码器还可 实现BCD码到十进制码的变换。送电JI套逻电路-335数据选择器、4选1数据选择器、集成数据选择器BACK第3章组合逻辑电 _ _._F输入数据、4选1数据选择器真值表地址变量_ _ _ 3丫=AAA+2 A A)+2 AA 0+D3AA=，皿i=0第3章组合逻辑电逻辑图f 7DaA6A3章组合逻辑电卷军、集成数据选择器集成双4选1数据选择器74LS153Vcc 2s Ao 2。3 2D2 2DX 2DQ 2Yo o o o o o o o16 15 14 13 12 11 10 9)74LS1531 2 3 4 5 6 7 8o o o o o o o oIS Ai 1D3 1D2 IDi 1DO 1YGND输入输出SDAi人0Y1XXX00D。00Da0以01Di0D210011。3选通控制端s为低电芋有效，即匠=0时芯片被选 中，处于工作状态；玉=1时芯片被禁止，Y三0。集成8选1数 据选择器 74LS151VCC。4。5。6。7 A0 A A2 p p o o p p 6 p16 15 14 13 12 11 10 9)74LS1511 2 3 4 5 6 7 8o 00660 o 6D3 D2 DX DO Y T GND3=i时，选择器被禁止，无论地址码是什么，丫总是等于o输出Ao S Y YX10001000100010D500D610O7入输D42AiXXXDo00Dr00D201D3010410D510D611D711里74LS151的真值表翅邕&率匿嚏据选择器的扩展A3=0时，*=0、$2=1，片(2)禁止、片(1)工作A3=l时，$=1、52=0,片(1)禁止、片工作第3章组合逻辑电；T数据选择器小结数据选择器是能够从来自不同地址的多路数字信 息中任意选出所需要的一路信息作为输出的组合电 路，至于选择哪一路数据输出，则完全由当时的选 择控制信号决定。数据选择器具有标准与或表达式的形式，提供了 地址变量的全部最小项，并且一般情况下，立可以 当作一个变量处理。因为任何组合逻辑函数总可以 用最小项之和的标准形式构成。所以，利用数据选 择器的输入4来选择地址变量组成的最小项必，可 以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数 据选择器一确定地址变量一求立一画连线图。第3章组合逻辑电用中规模集成电路设计组合电路用数据选择器实现逻辑函数数据选择器的主要特点(1)具有标准与或表达式的形式。即(2)提供了地址变量的全部最小项。2n-l丫=D.m.I Ii=0(3)一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Q来选择地址变量 组成的最小项仍，可以实现任何所需的组合逻辑函数。第3章组合逻辑电餐基本步骤1逻辑函数个地址变量的 数据选择器，不需要增加门 电路，最多可 实现+1个变 量的函数。1L=ABC+ABC+AB3个变量，选用4 选1数据选择器。确定数据选择器选用 74LS1532274LS153有两个 地址变量。确定地址变量A=A、A0=B(1)公式法函数的标准与或表达式：L=ABC+ABC+AB=m0C+mxC+m2 0+m3 14选1数据选择器输出信号的表达式:Y-机+m1D1+m2D2+m3D3 比较L和Y,得：DQ=C、2=C、D2=0、D3=1Y画连线图174LS153DQ D D2 D3 A AQ STi o o o 600第3章组合逻辑电餐求Dj的 方法第獐组合逻辑.电及(3)图形法D。=c、，=c、。=0、3=1 U X 乙 JL(A,B,C,D)=Zm(034,5,9,10,11,123)选用8选1数据选择器74LS151 设A2=A、A=B、A0=CY74LS151Do D D2 D3 D4 D5 D6 D7A?A Ag EN!I o。o o o oD D 1 0 D 1 1 0OOO(A B C 03章组合逻辑用？译码器实现组合电路1、用二进制译码器实现逻辑函数写出函数的标准与或表达式，并变换为与非与非形式。y（4 W，G_J=Ml,2,4,7）二痴而商而7（3,5,6,7）=画出用二进制译码器和与非门实现这些函数的接线图。A.oIB.。C-i o 1/1 OA。AiA?74LS138STA STB STCYQKXEXXK-&o SiqSfil 2、用二进制译码器实现码制变换十进制码YQK/KEKME4 A 4 A8 4 2 1 码/十进制码7YoAo Yi丫2Ai Y3Y4.A2 Y5Y6.A3 Y7Y8.Y9.YIO Yu-Y12,Y13 Y14 Y15余3码十进制码YQX/YOEKME4 4 4 A3、数码显示电路的动态灭零第3章组合逻辑电o O oo oo ooO1。11O 1 ooO1 O1 o O o OO1 oo ooO1oo oo oo oooo oo oo00整数部分：高位的5/H50与低位的尺取相连 小数部分：低位的丽/而5与高位的而7相连第3章组合逻辑电3.5组合电路中的竞争冒险1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出 现上正堂敢干扰信号，使电路产生错误的输出，这种现象称 嘘冒毯）二?险的原因：主要凰河各的延迟而盼生的。4&o n A o 力(a)=AA=0(a)Y2A+A 1A I；I I；I A I|I _T n Ei-T(b野段蕈2、消除竞争冒险的方法Y=AB+BC