新版数字逻辑的电平标准模板.doc

资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。
数字逻辑的电平标准(转载)
常见电平标准
现在常见的电平标准有TTL、 CMOS、 LVTTL、 LVCMOS、 ECL、 PECL、 LVPECL、 RS232、 RS485等, 还有一些速度比较高的LVDS、 GTL、 PGTL、 CML、 HSTL、 SSTL等。下面简单介绍一下各自的供电电源、 电平标准以及使用注意事项。
　　TTL: Transistor-Transistor Logic 三极管结构。
　　　　Vcc: 5V; VOH>=2.4V; VOL<=0.5V; VIH>=2V; VIL<=0.8V。

　　　　因为2.4V与5V之间还有很大空闲, 对改进噪声容限并没什么好处, 又会白白增大系统功耗, 还会影响速度。因此后来就把一部分”砍”掉了。也就是后面的LVTTL。
　　　　LVTTL又分3.3V、 2.5V以及更低电压的LVTTL(Low Voltage TTL)。
　　3.3V LVTTL:
　　　　Vcc: 3.3V; VOH>=2.4V; VOL<=0.4V; VIH>=2V; VIL<=0.8V。
　　2.5V LVTTL:
　　　　Vcc: 2.5V; VOH>=2.0V; VOL<=0.2V; VIH>=1.7V; VIL<=0.7V。
　　　　更低的LVTTL不常见。多用在处理器等高速芯片, 使用时查看芯片手册就OK了。
　　TTL使用注意: TTL电平一般过冲都会比较严重, 可能在始端串22欧或33欧电阻;               
　　TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
　　CMOS: Complementary Metal Oxide Semiconductor   PMOS+NMOS。
　　　　Vcc: 5V; VOH>=4.45V; VOL<=0.5V; VIH>=3.5V; VIL<=1.5V。
　　　　相对TTL有了更大的噪声容限, 输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL, 出现了LVCMOS, 能够与3.3V的LVTTL直接相互驱动。
　　　　3.3V LVCMOS:
　　　　Vcc: 3.3V; VOH>=3.2V; VOL<=0.1V; VIH>=2.0V; VIL<=0.7V。
　　　　2.5V LVCMOS:
　　　　Vcc: 2.5V; VOH>=2V; VOL<=0.1V; VIH>=1.7V; VIL<=0.7V。
　　　　CMOS使用注意: CMOS结构内部寄生有可控硅结构, 当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时, 电流足够大的话, 可能引起闩锁效应, 导致芯片的烧毁。
　　ECL: Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
　　　　Vcc=0V; Vee: -5.2V; VOH=-0.88V; VOL=-1.72V; VIH=-1.24V; VIL=-1.36V。
　　　　速度快, 驱动能力强, 噪声小, 很容易达到几百M的应用。可是功耗大, 需要负电源。为简化电源, 出现了PECL(ECL结构, 改用正电压供电)和LVPECL。

　　　　PECL: Pseudo/Positive ECL
　　　　Vcc=5V; VOH=4.12V; VOL=3.28V; VIH=3.78V; VIL=3.64V

　　　　LVPELC: Low Voltage PECL
　　　　Vcc=3.3V; VOH=2.42V; VOL=1.58V; VIH=2.06V; VIL=1.94V
　　　　ECL、 PECL、 LVPECL使用注意: 不同电平不能直接驱动。中间可用交流耦合、 电阻网络或专用芯片进行转换。以上三种均为射随输出结构, 必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL: 直流匹配时用130欧上拉, 同时用82欧下拉; 交流匹配时用82欧上拉, 同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
　　前面的电平标准摆幅都比较大, 为降低电磁辐射, 同时提高开关速度又推出LVDS电平标准。
　　LVDS: Low Voltage Differential Signaling

　　差分对输入输出, 内部有一个恒流源3.5-4mA, 在差分线上改变方向来表示0和1。经过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

　　LVDS使用注意: 能够达到600M以上, PCB要求较高, 差分线要求严格等长, 差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil, 最好控制在300mil以内。

　　其它的一些:
　　　　CML: 是内部做好匹配的一种电路, 不需再进行匹配。三极管结构, 也是差分线, 速度能达到3G以上。只能点对点传输。
　　　　GTL: 类似CMOS的一种结构, 输入为比较器结构, 比较器一端接参考电平, 另一端接输入信号。1.2V电源供电。
　　　　Vcc=1.2V; VOH>=1.1V; VOL<=0.4V; VIH>=0.85V; VIL<=0.75V
PGTL/GTL+:
　　　　Vcc=1.5V; VOH>=1.4V; VOL<=0.46V; VIH>=1.2V; VIL<=0.8V
　　　　HSTL是主要用于QDR存储器的一种电平标准: 一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的GTL相似, 输入为输入为比较器结构, 比较器一端接参考电平(VCCIO/2), 另一端接输入信号。对参考电平要求比较高(1%精度)。

　　　　SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V, 输入为输入为比较器结构, 比较器一端接参考电平1.25V, 另一端接输入信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。
　　　　RS232采用±12-15V供电, 我们电脑后面的串口即为RS232标准。+12V表示0, -12V表示1。能够用MAX3232等专用芯片转换, 也能够用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构, 相对RS232有更高的抗干扰能力。传输距离能够达到上千米。
差分信号 LVDS
1 差分信号
    差分信号用一个数值来表示两个物理量之间的差异。从严格意义上讲, 所有电压信号都是差分的, 因为一个电压只能相对于另一个电压而言。在某些系统里, 系统‘地’被用作电压基准点。当‘地’作为电压测量基准时, 这种信号规划被称为单端的。使用该术语是因信号采用单个导体上的电压来表示的; 另一方面, 一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要, 这两个电压的平均值还是会经常保持一致。
    差分信号具有如下优点:
1) 因为能够控制”基准”电压, 因此很容易识别小信号。从差分信号恢复的信号值在很大程度上与‘地’的精确值无关, 而在某一范围内。
( 2) 它对外部电磁干扰( EMI) 是高度免疫的。一个干扰源几乎相同程度地影响差分信号正确每一端。既然电压差异决定信号值, 这样将忽视在两个导体上出现的任何同样干扰。
( 3) 在一个单电源系统, 能够从容精确地处理‘双极’信号。为了处理单端、 单电源系统的双极信号, 必须在地与电源干线之间任意电压处( 一般是中点) 建立一个虚地。用高于虚地的电压表示正极信号, 低于虚地的电压表示负极信号。必须把虚地正确分布到整个系统里。而对于差分信号, 不需要这样一个虚地, 这就使处理和传播双极信号有一个高逼真度, 而无须依赖虚地的稳定性。
LVDS、 PECL、 RS-422等标准都采取差分传输方式。
2 LVDS总线
LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号技术。LVDS在两个标准中定义: 1996年3月经过的IEEE P1596.3主要面向SCI(Scalable Coherent Interface), 定义了LVDS的电特性, 还定义了SCI协议中包交换时的编码; 1995年11月经过的ANSI/EIA/EIA-644主要定义了LVDS的电特性, 并建议655Mbps的最大速率和1.923Gbps的小失真理论极限速率。在两个标准中都指定了与传输介质无关的特性。只要传输介质在指定的噪声容限和可允许时钟偏斜的范围内发送信号到接收器, 接口都能正常工作。可用于服务器、 可堆垒集线器、 无线基站、 ATM交换机及高分辨率显示等, 也可用于通信系统的设计。
2.1 LVDS工作原理

图1为LVDS的原理简图, 其驱动器由一个恒流源( 一般为3.5mA) 驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗( 几乎不会消耗电流) , 几乎全部的驱动电流将流经100Ω的接收端电阻在接收器输入端产生约350mV的电压。当驱动状态反转时, 流经电阻的电流方向改变, 于是在接收端产生有效的”0”或”1”逻辑状态。
2.2 LVDS技术优势
( 1) 高速度: LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速切换数据。例如, 对于点到点的连接, 传输速率可达数百Mbps。
( 2) 高抗噪性能: 噪声以共模方式在一对差分线上耦合出现, 并在接收器中相减从而可消除噪声。这也是差分传输技术的共同特点。
( 3) 低电压摆幅: 使用非常低的幅度信号( 约350mV) 经过一对差分PCB走线或平衡电缆传输数据。LVDS的电压摆幅是PECL的一半, 是RS-422的1/10; 由于是低摆幅差分信号技术, 其驱动和接收不依赖于供电电压, 因此, LVDS可应用于低电压系统中, 如5V、 3.3V甚至2.5V。
( 4) 低功耗: 接收器端的100Ω阻抗功率仅仅为1.2mV。RS-422接收器端的100Ω阻抗功率为90mV, 是LVDS的75倍! LVDS器件采用CMOS工艺制造, CMOS工艺的静态功耗极小。LVDS驱动器和接收器所需的静态电流大约是PECL/ECL器件的1/10。LVDS驱动器采用恒流源驱动模式, 这种设计能够减少1cc中的频率成分。从1cc与频率关系曲线图上能够看到在10MHz～100MHz之间, 曲线比较平坦; 而TTL/CMOS以及GTL接收器件的动态电流则随着频率地增加呈指数增长, 因为功率是电流的二次函数, 因此动态功耗将随着频率的提高而大幅度提高( 见图2) 。

( 5) 低成本: LVDS芯片是标准CMOS工艺实现技术, 集成度高; 接收端阻抗小, 连线简单, 节省了电阻电容等外围元件; 低能耗; LVDS总线串行传输数据, LVDS芯片内部集成了串化器或解串器, 与并行数据互联相比, 节省了约50%的电缆、 接口及PCB制作成本。另外, 由于连接关系大大简化, 也节省了空间。
( 6) 低噪声: 由于两条信号线周围的电磁场相互抵消, 故比单线信号传输电磁辐射小得多。恒流源驱动模式不易产生振铃和切换尖锋信号, 进一步降低了噪声。

通讯电平标准 [转贴 -06-21 18:12:38 ] 发表者: pengfei8854066   

现在常见的电平标准有TTL、 CMOS、 LVTTL、 LVCMOS、 ECL、 PECL、 LVPECL、 RS232、 RS485等, 还有一些速度比较高的LVDS、 GTL、 PGTL、 CML、 HSTL、 SSTL等。下面简单介绍一下各自的供电电源、 电平标准以及使用注意事项。
      TTL: Transistor-Transistor Logic 三极管结构。
      VCC: 5V; VOH>=2.4V; VOL<=0.5V; VIH>=2V; VIL<=0.8V。
      因为2.4V与5V之间还有很大空闲, 对改进噪声容限并没什么好处, 又会白白增大系统功耗, 还会影响速度。因此后来就把一部分”砍”掉了。也就是后面的LVTTL。
      LVTTL又分3.3V、 2.5V以及更低电压的LVTTL(Low Voltage TTL)。
      3.3V LVTTL:
      VCC: 3.3V; VOH>=2.4V; VOL<=0.4V; VIH>=2V; VIL<=0.8V。
      2.5V LVTTL:
      VCC: 2.5V; VOH>=2.0V; VOL<=0.2V; VIH>=1.7V; VIL<=0.7V。
      更低的LVTTL不常见就先不讲了。多用在处理器等高速芯片, 使用时查看芯片手册就OK了。
      TTL使用注意: TTL电平一般过冲都会比较严重, 可能在始端串22欧或33欧电阻;              
      TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
      CMOS: Complementary Metal Oxide Semiconductor  PMOS+NMOS。
      VCC: 5V; VOH>=4.45V; VOL<=0.5V; VIH>=3.5V; VIL<=1.5V。

      相对TTL有了更大的噪声容限, 输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL, 出现了LVCMOS, 能够与3.3V的LVTTL直接相互驱动。
      3.3V LVCMOS:
      VCC: 3.3V; VOH>=3.2V; VOL<=0.1V; VIH>=2.0V; VIL<=0.7V。
      2.5V LVCMOS:
      VCC: 2.5V; VOH>=2V; VOL<=0.1V; VIH>=1.7V; VIL<=0.7V。
      CMOS使用注意: CMOS结构内部寄生有可控硅结构, 当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时, 电流足够大的话, 可能引起闩锁效应, 导致芯片的烧毁。
      ECL: Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
      VCC=0V; Vee: -5.2V; VOH=-0.88V; VOL=-1.72V; VIH=-1.24V; VIL=-1.36V。
      速度快, 驱动能力强, 噪声小, 很容易达到几百M的应用。可是功耗大, 需要负电源。为简化电源, 出现了PECL(ECL结构, 改用正电压供电)和LVPECL。
      PECL: Pseudo/Positive ECL
      VCC=5V; VOH=4.12V; VOL=3.28V; VIH=3.78V; VIL=3.64V
      LVPELC: Low Voltage PECL
      VCC=3.3V; VOH=2.42V; VOL=1.58V; VIH=2.06V; VIL=1.94V
      ECL、 PECL、 LVPECL使用注意: 不同电平不能直接驱动。中间可用交流耦合、 电阻网络或专用芯片进行转换。以上三种均为射随输出结构, 必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL: 直流匹配时用130欧上拉, 同时用82欧下拉; 交流匹配时用82欧上拉, 同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
      前面的电平标准摆幅都比较大, 为降低电磁辐射, 同时提高开关速度又推出LVDS电平标准。
      LVDS: Low Voltage Differential Signaling
      差分对输入输出, 内部有一个恒流源3.5-4mA, 在差分线上改变方向来表示0和1。经过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
      LVDS使用注意: 能够达到600M以上, PCB要求较高, 差分线要求严格等长, 差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil, 最好控制在300mil以内。
      下面的电平用的可能不是很多, 篇幅关系, 只简单做一下介绍。如果感兴趣的话能够联系我。
      CML: 是内部做好匹配的一种电路, 不需再进行匹配。三极管结构, 也是差分线, 速度能达到3G以上。只能点对点传输。
      GTL: 类似CMOS的一种结构, 输入为比较器结构, 比较器一端接参考电平, 另一端接输入信号。1.2V电源供电。
      VCC=1.2V; VOH>=1.1V; VOL<=0.4V; VIH>=0.85V; VIL<=0.75V
      PGTL/GTL+:
      VCC=1.5V; VOH>=1.4V; VOL<=0.46V; VIH>=1.2V; VIL<=0.8V
      HSTL是主要用于QDR存储器的一种电平标准: 一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的GTL相似, 输入为输入为比较器结构, 比较器一端接参考电平(VCCIO/2), 另一端接输入信号。对参考电平要求比较高(1%精度)。
      SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V, 输入为输入为比较器结构, 比较器一端接参考电平1.25V, 另一端接输入信号。对参考电平要求比较高(1%精度)。
      HSTL和SSTL大多用在300M以下。
      RS232和RS485基本和大家比较熟了, 只简单提一下:

      232采用±12-15V供电, 我们电脑后面的串口即为RS232标准。+12V表示0, -12V表示1。能够用MAX3232等专用芯片转换, 也能够用两个三极管加一些外围电路进行反相和电压匹配。
          485是一种差分结构, 相对RS232有更高的抗干扰能力。传输距离能够达到上千米。