ImageVerifierCode 换一换
格式:DOC , 页数:7 ,大小:146KB ,
资源ID:4658095      下载积分:6 金币
验证码下载
登录下载
邮箱/手机:
图形码:
验证码: 获取验证码
温馨提示:
支付成功后,系统会自动生成账号(用户名为邮箱或者手机号,密码是验证码),方便下次登录下载和查询订单;
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

开通VIP
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.zixin.com.cn/docdown/4658095.html】到电脑端继续下载(重复下载【60天内】不扣币)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

开通VIP折扣优惠下载文档

            查看会员权益                  [ 下载后找不到文档?]

填表反馈(24小时):  下载求助     关注领币    退款申请

开具发票请登录PC端进行申请。


权利声明

1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,个别因单元格分列造成显示页码不一将协商解决,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前可先查看【教您几个在下载文档中可以更好的避免被坑】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时联系平台进行协调解决,联系【微信客服】、【QQ客服】,若有其他问题请点击或扫码反馈【服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【版权申诉】”,意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4009-655-100;投诉/维权电话:18658249818。

注意事项

本文(基于FPGA的UART控制器的多模块设计与实现样本.doc)为本站上传会员【精***】主动上传,咨信网仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知咨信网(发送邮件至1219186828@qq.com、拔打电话4009-655-100或【 微信客服】、【 QQ客服】),核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载【60天内】不扣币。 服务填表

基于FPGA的UART控制器的多模块设计与实现样本.doc

1、资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。 异步串行通信要求的传输线少, 可靠性高, 传输距离远, 被广泛应用于微机和外设的数据交换。实现串口通信主要需要完成两部分工作: 将串口电平转换为设备电路板的工作电平, 即实现RS-232电平和TTL/CMOS电平的转换; 接收而且检验串行的数据, 将数据变成并行的并提供给处理器处理。 实现RS-232电平和TTL/CMOS电平转换能够用接口芯片来实现, 实现数据的串行到并行转换用的是UART, 它们是实现串行通信必不可少的两个部分。虽然当前大部分处理器芯片中都集成了UART, 可是一般FPGA芯片却没有这个特点,

2、因此使用FPGA作为处理器能够有两个选择, 第一个选择是使用UART芯片进行串并转换, 第二个选择是在FPGA内部实现UART功能。但所有的UART芯片都存在引脚较多、 体积较大、 与其它器件的接口较为复杂等缺点, 从而会使设计的成本和难度增加。因此能够将需要的UART功能集成到FPGA内部, 而利用VHDL语言将UART的核心功能集成, 不但解决传统芯片的缺点, 也使整个设计更加紧凑、 稳定且可靠。 1、 UART实现原理 UART主要有UART内核、 信号监测器、 移位寄存 器、 波特率发生器、 计数器、 总线选择器和奇偶校验器总共7个模块组成, 如图一所示。 UART各个模块的

3、功能如下: ( 1) UART内核模块 UART内核模块是整个设计的核心。在数据接收时, UART内核模块负责控制波特率发生器和移位寄存器, 使得移位寄存器在波特率始终的驱动下同步的接收而且保存RS-232接收端口上的串行数据。在数据发送时, UART内核模块首先根据待发送的数据和奇偶校验位的设置产生完整的发送序列( 包括起始位、 数据位、 奇偶校验位和停止位) , 之后控制移位寄存器将序列加在到移位寄存器的内部寄存器里, 最后再控制波特率发生器驱动移位寄存器将数据串行输出。 ( 2) 信号监督器模块 信号检测器用于对RS-232的输入信号进行实时检测, 一旦发现新的数据则立即通知U

4、ART内核。 ( 3) 移位寄存器模块 移位寄存器的作用是存储输入或者输出的数据。当UART接受RS-232输入时, 移位寄存器在波特率模式下采集RS-232输入信号, 而且保存结果; 当UART进行RS-232输出时, UART内核首先将数据加载到移位寄存器内, 再使移位寄存器在波特率模式下将数据输出到RS-232输出端口上。 ( 4) 波特率发生器模块 由于RS-232传输必定是工作在某种波特率下, 比如9600, 为了便于和RS-232总线进行同步, 需要产生符合RS-232传输波特率的时钟, 这就是波特率发生器的功能。 ( 5) 奇偶检验器模块 奇偶校验器模块是根据奇偶校验

5、的设置和输入数据计算出相应的奇偶校验位, 它是经过纯组合逻辑实现的。 ( 6) 总线选择模块 总线选择模块用于选择奇偶校验器的输入是数据发送总线还是数据接收总线。在接收数据时, 总线选择模块将数据接收总线连接到奇偶校验器的输入端, 来检查已接收数据的奇偶校验位是否正确; 而在发送数据时, 总线选择模块将数据发送总线连接到奇偶检验器的输入端, UART内核模块就能够获取而且保存待发送序列所需的奇偶校验位了。 ( 7) 计数器模块 计数器模块的功能是记录串行数据发送或者接收的数目, 在计数到某数值时通知UART内核模块。 2、 UART工作流程 UART的工作流程能够分为接收过程和发送

6、过程两部分。 接收过程指的是UART监测到RS-232总线上的数据, 顺序读取串行数据而且将其输出给CPU的过程。当信号监测器监测到新的数据( RS-232输入逻辑变为0, 即RS-232传输协议的起始位) 就会触发接收过程, 其流程图如图二所示。首先UART内核会重置波特率发生器和移位寄存器, 而且设置移位寄存器的工作模式为波特率模式, 以准备接收数据。其次, 移位寄存器在波特率始终的驱动下工作, 不断读取RS-232串行总线的输入数据, 而且将数据保存在内部的寄存器内。接收完成后, UART内核会对已接收的数据进行奇偶检验而且输出校验结果。最后, UART内核会重置信号监测器, 以准备进

7、行下一次数据接收。 基于FPGA的UART控制器的多模块设计与实现 12月2日 14:59  中国科技信息  作 者: 张明 发送过程由加载和发送两个步骤组成, 如图三所示。加载步骤是UART内核按RS-232串行发送的顺序将起始位、 数据位、 奇偶校验位和停止位加载到移位寄存器内, 这个过程工作在系统时钟下, 相对于RS-232的传输速度来说非常快。完成加载步骤后, UART内核会重置波特率发生器, 而且设置移位寄存器工作在波特率模式下, 于是移位寄存器便在波特率时钟的驱动下依次将加载的数据发送到RS-232的发送端TxD, 这样便产生了RS-232的

8、数据发送时序。 3、 UART各个模块的实现 除UART内核模块以外, 其它模块都较为简单, 用于实现某一具体功能。现在重点对UART内核模块的实现做出介绍。 UART内核模块的功能是控制数据接收、 数据加载和数据发送的过程, 这能够用状态机来实现。下面就按接收和发送的过程来介绍UART内核模块状态机的实现。 ( 1) 数据接收过程 数据接收过程的流程图如图二所示, 能够定义3个状态——空闲、 接收和接收完成, 其中状态变换图如图四所示。 ( 2) 数据加载和发送过程 数据加载和发送过程都是为了发送数据而设定的, 因此将它们放在一起进行介绍。能够用4个状态来实现上述的过程, 即空闲、 加载、 发送和发送完成, 其中的空闲状态就是UART内核复位后的空闲状态, 和上面介绍的数据接收过程的空闲状态一致。 数据加载和发送过程的状态转换图如图五所示。 4、 仿真结果 在波特率为9600情况下对UART进行仿真, 结果稳定可靠。该设计具有很好的可读性和灵活性, 具有很好的参考价值。

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        抽奖活动

©2010-2025 宁波自信网络信息技术有限公司  版权所有

客服电话:4009-655-100  投诉/维权电话:18658249818

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :微信公众号    抖音    微博    LOFTER 

客服