C6000系列教程一解析.pptx

BIT/TI第一讲TMS320C62xx/C67xx结构概述1第一讲 TMS320C62xx/C67xx结构概述BIT/TI第一讲TMS320C62xx/C67xx结构概述2学习内容了解C62xx/C67xx CPU基本结构和指令了解C62xx/C67xx存储器映射和外设主要特点初步掌握开发工具BIT/TI第一讲TMS320C62xx/C67xx结构概述3题目一、概述二、C62xx/C67xx CPU结构介绍三、指令集概述四、C6201 CPU内部数据总线五、C62xx存储器映射六、C62xx外设七、C62xx系统方框图八、开发工具简介BIT/TI第一讲TMS320C62xx/C67xx结构概述4TMS320 DSP 系列产品BIT/TI第一讲TMS320C62xx/C67xx结构概述5TMS320C6000简介C6201定点1600MIPSC6701浮点1GFLOPSC67x浮点3GFLOPSC62x定点3000MIPS C62x：C6201，C6202，C6203，C6211 C67xx：C6701，C6711C6000平台Veloci TI结构统一的开发工具管脚与代码兼容BIT/TI第一讲TMS320C62xx/C67xx结构概述6C62xx/C67xx主要特点Veloci TI结构，CPU有8个功能单元：2个乘法器和6个算术逻辑单元，每周期可执行8条指令，具有RISC类指令集所有指令条件地执行有效的C编译器和汇编优化器支持8/16/32位数操作，也支持40位操作支持饱和和正常溢出运算定点和浮点DSP管脚兼容大的片内RAM空间32bit片外存储器接口支持SDRAM、SBSRAM、SRAM和其它异步存储器16位主口可以访问C62X/C67X存储器和外设多通道DMA控制器多通道串口32位定时器/功耗C67xx：支持单精度32bit/双精度64bit操作，支持3232乘法BIT/TI第一讲TMS320C62xx/C67xx结构概述7二、C62xx CPU结构介绍BIT/TI第一讲TMS320C62xx/C67xx结构概述8C62xx/C67xx系统方框图BIT/TI第一讲TMS320C62xx/C67xx结构概述9用C62xx实现算法举例多数DSP算法包括如下运算：运算操作：相乘、相加、循环和更新数据 C62xx如何实现这个运算？BIT/TI第一讲TMS320C62xx/C67xx结构概述10点积运算运算的两个基本指令：BIT/TI第一讲TMS320C62xx/C67xx结构概述11相乘（.M单元）BIT/TI第一讲TMS320C62xx/C67xx结构概述12相加（.L单元）BIT/TI第一讲TMS320C62xx/C67xx结构概述13寄存器组ABIT/TI第一讲TMS320C62xx/C67xx结构概述14寄存器取代变量BIT/TI第一讲TMS320C62xx/C67xx结构概述15建立循环1.添加跳转指令和循环标号2.设定一个循环计数器3.添加递减循环计数指令4.给出基于循环计数值的跳转条件BIT/TI第一讲TMS320C62xx/C67xx结构概述161.跳转（.S单元）BIT/TI第一讲TMS320C62xx/C67xx结构概述172.设定一个循环计数器BIT/TI第一讲TMS320C62xx/C67xx结构概述183.递减循环计数BIT/TI第一讲TMS320C62xx/C67xx结构概述194.条件指令 所有指令都是根据下面条件寄存器的值为0或非0条件地执行:A1、A2、B0、B1、B2 代码语法 指令执行条件 A2 A2 0 !A2 A2=0BIT/TI第一讲TMS320C62xx/C67xx结构概述20使用条件指令BIT/TI第一讲TMS320C62xx/C67xx结构概述21将数值读入寄存器 如何读取a和x？1.a、x和Y在存储器中2.建变量指针3.load/store中使用指针BIT/TI第一讲TMS320C62xx/C67xx结构概述22读取/存入（.D单元）BIT/TI第一讲TMS320C62xx/C67xx结构概述23读取指针地址是常数，因此使用指令MVK：MVK指令所移的位数：16 bit表示一个完整地址的位数：32 bit一个地址读入寄存器必须使用两条指令：例如：BIT/TI第一讲TMS320C62xx/C67xx结构概述24关于指针 第1次循环后，A4为：第2次循环如何访问a(1)和x(1)?BIT/TI第一讲TMS320C62xx/C67xx结构概述25递增指针BIT/TI第一讲TMS320C62xx/C67xx结构概述26另一套功能单元和寄存器(B侧)BIT/TI第一讲TMS320C62xx/C67xx结构概述27代码复习（仅使用A侧）BIT/TI第一讲TMS320C62xx/C67xx结构概述28C62xx/C67xx CPU结构BIT/TI第一讲TMS320C62xx/C67xx结构概述29TMS320C62xx CPU数据通路BIT/TI第一讲TMS320C62xx/C67xx结构概述30TMS320C67xxCPU数据通路BIT/TI第一讲TMS320C62xx/C67xx结构概述311.CPU数据通路 C62X和C67X的数据通路包括：2个通用寄存器组（A和B）8个功能单元（.L1,.L2,.S1,.S2,.M1,.M2,.D1,和D2）2个存储器读取通路（LD1和LD2）2 个存储器存储通路（ST1和ST2）2个寄存器组交叉通路（1X和2X）2个数据寻址通路(DA1和DA2)BIT/TI第一讲TMS320C62xx/C67xx结构概述32通用寄存器组C62X/C67X数据通路中有2个通用寄存器组（A和B）：寄存器组A：A0-A15，寄存器组B：B0-B15。条件寄存器：A1、A2、B0、B1和B2可用于循环寻址的寄存器：A4-A7和B4-B7。通用寄存器组支持32位和40位定点数据，C67X也支持32位单精度和64位双精度浮点数据。对于40位和64位数据，需跨放在两个寄存器内。BIT/TI第一讲TMS320C62xx/C67xx结构概述33功能单元8个功能单元分成A、B两组：A组：.L1、.S1、.M1、.D1 B组：.L2、.S2、.M2、.D2每个功能单元都有：2个32bit读口和1个32位写口.L1、.L2、.S1和.S2另 有：8bit写口和8bit读口，支持40位操作数的读写同一周期8个功能单元可并行使用1xBIT/TI第一讲TMS320C62xx/C67xx结构概述34功能单元和执行操作BIT/TI第一讲TMS320C62xx/C67xx结构概述35寄存器组交叉通路CPU中有两个交叉通路1X和2X1X：允许A侧功能单元读取B组寄存器数据2X：允许B侧功能单元读取A组寄存器数据每侧仅有一个交叉通路，在同一周期内从另一侧寄存器组读操作数只能一次，或者同时进行使用2个交叉通路（1X和2X）的操作。.D不能使用交叉通路仅src2可以使用另一侧寄存器数据功能单元.L1,.S1,.M1A组寄存器B组寄存器.D1功能单元.L2,.S2,.M2.D21x2xBIT/TI第一讲TMS320C62xx/C67xx结构概述36C62xx存储器存取通路A组寄存器B组寄存器.D1.D2LD1ST1ST2LD2DA1DA2 LD、ST、DA：32bit ST1、ST2与功能单元.L和.S的 长型数据读通路共享BIT/TI第一讲TMS320C62xx/C67xx结构概述37C67xx存储器存取通路A组寄存器B组寄存器.D1.D2LD1 32 MSBST1ST2LD2 32 LSBDA1DA2LD1 32 LSBLD2 32 MSB可同时读取2个32位数据到A侧寄存器和2个32位数据到B侧寄存器。BIT/TI第一讲TMS320C62xx/C67xx结构概述38数据地址通路2个数据地址通路（DA1，DA2）：允许寄存器产生的数据地址支持同侧寄存器到存储器的存取操作，也允许寄存器产生的数据地址支持另一侧寄存器到存储器的存取操作。A组寄存器B组寄存器.D1.D2LD1ST1ST2LD2DA1DA2BIT/TI第一讲TMS320C62xx/C67xx结构概述392.控制寄存器BIT/TI第一讲TMS320C62xx/C67xx结构概述40控制寄存器控制寄存器组.S2 访问控制寄存器使用：MVC指令 MVC指令仅使用.S2功能单元BIT/TI第一讲TMS320C62xx/C67xx结构概述41寻址模式寄存器（AMR）BIT/TI第一讲TMS320C62xx/C67xx结构概述42寻址模式BIT/TI第一讲TMS320C62xx/C67xx结构概述43控制状态寄存器（CSR）BIT/TI第一讲TMS320C62xx/C67xx结构概述44控制状态寄存器描述BIT/TI第一讲TMS320C62xx/C67xx结构概述45E1节拍程序计数器（PCE1）保存在流水线中处于E1节拍的执行包的32位地址BIT/TI第一讲TMS320C62xx/C67xx结构概述46TMS320C67xx扩展控制寄存器BIT/TI第一讲TMS320C62xx/C67xx结构概述47浮点加法配置寄存器（FADCR）BIT/TI第一讲TMS320C62xx/C67xx结构概述48浮点加法配置寄存器字段描述BIT/TI第一讲TMS320C62xx/C67xx结构概述49浮点乘法配置寄存器（FMCR）BIT/TI第一讲TMS320C62xx/C67xx结构概述50浮点辅助配置寄存器（FAUCR）DIV0：执行0倒数操作时置1；UNORD：用NAN作比较操作时置1BIT/TI第一讲TMS320C62xx/C67xx结构概述51三、指令集概述BIT/TI第一讲TMS320C62xx/C67xx结构概述52操作码映射（.L/.M)并行执行目的寄存器为A组或B组指定条件寄存器是否等于零的测试指令域源2使用交叉通路BIT/TI第一讲TMS320C62xx/C67xx结构概述53操作码映射（.D)基址寻址寄存器寄存器偏移量/5位无符号常量寻址模式 LDDW位选择D1或D2load/store指令域BIT/TI第一讲TMS320C62xx/C67xx结构概述54操作码映射（NOP）BIT/TI第一讲TMS320C62xx/C67xx结构概述55并行操作取指包:八条32bit指令执行包:并行执行的所有指令。执行包中的每一条指令使用的功能单元必须各不相同每条指令的并行执行位(p位)控制本条指令是否与取指包中的其他指令并行执行：p=1 与下条指令并行 p=0 下条指令在当前指令的下个周期执行取指包的基本格式BIT/TI第一讲TMS320C62xx/C67xx结构概述56例子取指包的部分并行p位模式BIT/TI第一讲TMS320C62xx/C67xx结构概述57条件操作z=1，进行零测试z=0，进行非零测试creg=0，z=0，意味着指令将无条件地执行。BIT/TI第一讲TMS320C62xx/C67xx结构概述58C62xx指令集(根据操作类型分类)BIT/TI第一讲TMS320C62xx/C67xx结构概述59C62xx指令集（根据功能单元分类）BIT/TI第一讲TMS320C62xx/C67xx结构概述60C62xx指令集(根据执行周期分类)BIT/TI第一讲TMS320C62xx/C67xx结构概述61四、C62xx/C67xx CPU内部总线BIT/TI第一讲TMS320C62xx/C67xx结构概述62C62xx内部数据总线BIT/TI第一讲TMS320C62xx/C67xx结构概述63五、存储器映射C6201/C6202/C6701有两种映射方式：map0和map1 map1：片内程序存储器位于0地址 map0：片外存储器位于0地址C6211仅有一种映射方式映射方式通过 管脚设置：C6201/C6701：BOOT MODE4:0 C6202：扩展数据总线XD4:0BIT/TI第一讲TMS320C62xx/C67xx结构概述64C6201/C6202/C6701存储器映射BIT/TI第一讲TMS320C62xx/C67xx结构概述65C6211存储器映射BIT/TI第一讲TMS320C62xx/C67xx结构概述66C6201/C6202/C6701存储器映射(map0)BIT/TI第一讲TMS320C62xx/C67xx结构概述67六、C62xx/C67xx外设EMIF:访问4M/16M/32M块，EPROM、SRAM、SDRAM、SBSRAM。DMA：4个通道，后台操作。BOOT：管脚设置引导方式，DMA完成，对片外存储器4M空间引导。SP：高速同步串行通信，T1/E1/MVIP接口HPIF：16bit访问片内数据RAMTimer/Pwr Down：定时器，功耗模式。BIT/TI第一讲TMS320C62xx/C67xx结构概述68七、C62xx/C67xx系统方框图BIT/TI第一讲TMS320C62xx/C67xx结构概述69八、开发工具概述BIT/TI第一讲TMS320C62xx/C67xx结构概述70C62xx/C67xx编程 工具 效率 编程工作量BIT/TI第一讲TMS320C62xx/C67xx结构概述71软件工具流程BIT/TI第一讲TMS320C62xx/C67xx结构概述72硬件工具流程仅软件含DSPPCI卡ISA卡无DSPBIT/TI第一讲TMS320C62xx/C67xx结构概述73小结C62xx/C67xx的基本结构：C62xx/C67xx CPU C62xx/C67xx存储器映射 外设指令集开发工具