CHUP实验板介绍与元件烧录.pptx

1UP1/UP1X實驗板簡介2UP1/UP1X實驗板簡介3UP1實驗板的Jumper設定實驗板上設有四組JUMPERS（TDI、TDO、DEVICE、BOARD）提供使用者設定JTAG的型態，其設定型態如下：燒錄EPM7128S元件燒錄EPF10K20元件燒錄EPM7128S和EPF10K20兩元件連接數個UP1實驗板下載至EPM7128S元件與FLEX10K元件兩種不同的Jumper設定方式C1、C2、C3連結頭的位置4EPF10K20RC240-4元件及周邊連線元件FLEX_DIGIT：兩個共陽極接法的七段顯示器，當連接至七段顯示器上LED之訊號為LOGIC0（低準位）時，七段顯示器上的LED會被驅動而發亮，反之LED會熄滅。5EPF10K20RC240-4元件及周邊連線元件FLEX_PB1和FLEX_PB2：壓按開關，提供Active_Low訊號，未按下時為LOGIC1（高準位），按下後送出LOGIC0（低準位）訊號。6EPF10K20RC240-4元件及周邊連線元件FLEX_SWITCH：一組8個DIP的指撥開關，當開關被撥下時代表LOGIC0（低準位），反之為LOGIC1（高準位）。7EPF10K20RC240-4元件及周邊連線元件PS/2埠：可允許FLEX10K元件藉此介面接收PS/2Mouse或PS/2Keyboard的資料。8EPF10K20RC240-4元件及周邊連線元件SignalPinNumberRed1Green2Blue3Ground11HorizontalSync.13VerticalSync.14VGA介面：VGA介面提供使用者利用FLEX10K來控制外界的視訊螢幕，FLEX10K透過五個訊號來傳遞有關螢幕上色彩以及行、列位置的資訊。五個控制VGA的訊號分別為Red（紅）、Green（綠）、Blue（籃）和垂直、水平同步訊號，正確操作這幾個訊號即可讓我們設計的圖像成功的顯示在實驗板的外接VGA螢幕畫面上。CLOCK：振盪頻率為25.175MHz的時脈連接至FLEX10K元件的第91PIN腳位。9EPF10K20RC240-4元件及周邊連線元件10EPF7128SLC84-7元件的I/O腳位及周邊元件P1、P2、P3和P4：11MAX_PB1和MAX_PB2：兩個壓按開關，但使用者在利用時需自行利用跳線的方式將EPF7128SLC84-7元件的接點（P1、P2、P3、P4四組母接頭）連接至壓按開關旁的母接頭上（P9和P10）。EPF7128SLC84-7元件的I/O腳位及周邊元件12MAX_SW1和MAX_SW2：兩組8個DIP的指撥開關，當開關撥下時代表LOGIC0（低準位），反之則為LOGIC1（高準位）。使用者在使用時同樣必須利用跳線的方式將EPF7128SLC84-7元件的接點（P1、P2、P3、P4四組母接頭）連接到開關的母接頭上。EPF7128SLC84-7元件的I/O腳位及周邊元件13EPF7128SLC84-7元件的I/O腳位及周邊元件D1、D2、.、D16：MAX_DIGIT：兩個共陽極接法的七段顯示器14元件燒錄AlteraFLEXEPF10K20RC240-4元件的燒錄連接JTAGPORT至電腦印表機並列埠，並接上9V的直流電源將UP1實驗板之Jumper設定調整至正確位置15AlteraFLEXEPF10K20RC240-4元件的燒錄Example:壓按開關的測試以一個ANDgate功能的電路來測試UP1實驗板上FLEX_PB1和FLEX_PB2壓按開關的功能，輸出則顯示在FLEX_DIGIT元件之十位數位置的七段顯示器小數點上。16AlteraFLEXEPF10K20RC240-4元件的燒錄Example:壓按開關的測試(續)libraryieee;useieee.std_logic_1164.all;entity andgate isport(FLEX_PB1,FLEX_PB2:instd_logic;Digit1dp:out std_logic);end andgate;architectureaofandgate isbeginDigit1dp=FLEX_PB1andFLEX_PB2;enda;輸入FLEXEPF10K20RC240-4腳位輸出FLEXEPF10K20RC240-4腳位FLEX_PB128Digit1dp14FLEX_PB22917EPF7128SLC84-7元件燒錄Example:除頻電路設計Example:將25.1750MHz進行除頻以得到輸出值為1Hz的振盪頻率將UP1實驗板之Jumper設定調整至正確位置libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityslowCLKisgeneric(divisor:integer:=25175000);-設定除數為25175000port(clockIN:instd_logic;clockOUT:outstd_logic);endslowCLK;architecturearchofslowCLKissignalPULSE:std_logic;begin process(clockIN)variablecounter,divisor2:integerrange0todivisor;begindivisor2:=divisor/2;-upcounter-if(clockINeventandclockIN=1)then ifcounter=divisorthencounter:=1;elsecounter:=counter+1;end ifend if;-clk_outregisterclkgenerator-if(clockINeventandclockIN=1)thenif(counter=divisor2)or(counter=divisor)thenPULSE=notPULSE;end if;end if;clockOUT=PULSE;end process;endarch;18EPF7128SLC84-7元件燒錄Example:除頻電路設計(續)EPM7128SLC84-7接腳配置輸入EPM7128SLC84-7腳位輸出EPM7128SLC84-7腳位clockIN83clockOUT311914-2-3UP1X頻率產生器與彈跳消除電路的設計2014-2-3UP1X頻率產生器與彈跳消除電路的設計2114-2-3UP1X頻率產生器與彈跳消除電路的設計2214-3多工掃描原理與其應用設計2314-3-18X8點矩陣LED顯示原理與實習 8x8點矩陣顯示器結構圖(a)共陽極架構 (b)共陰極架構 2414-3-18X8點矩陣LED顯示原理與實習