32位ARM内核微处理器W90N740及其应用.docx

32位ARM内核微处理器W90N740及其应用

　　摘要：在对ARM体系结构进行分析的基础上，介绍了32位ARM核处理器W90N740的结构特点和优异性能，讨论了它的应用方法。给出了用W90N740芯片降低系统成本的实现方案。
关键词：ARM7TDMI；RISC；W90N740；片上系统；路由器
Ｗ９０Ｎ７４０是台湾Ｗｉｎｂｏｎｄ公司开发的基于３２位ＡＲＭ核的高性能、低功耗微处理器。Ｗ９０Ｎ７４０采用ＡＲＭ７ＴＤＭＩ内核，内建两个１０／１００Ｍｂ ＭＡＣｓ以太网络控制器，并采用Ｗｉｎｂｏｎｄ独家专利的网络地址转换加速器ＮＡＴ Ａｃｃｅｌｅｒａｔｏｒ。该器件用硬件方式加速网络封包的转换，不仅减少了中央处理器的负担，同时也大幅提高了宽频的整体系统效能。而芯片方式集成的ＵＳＢ控制器则可透过ＵＳＢ界面连结各种电脑周边设备，以增添产品附加值。此外，Ｗ９０Ｎ７４０内部还集成了ＥＢＩ控制器、系统管理器、ＧＤＭＡ控制器等。因而在许多应用领域，用该器件设计的系统成本比目前同类产品要低。加上ＡＲＭ公司开发环境支持汇编语言、Ｃ和Ｃ＋＋，其软件开发也十分方便。因此，Ｗ９０Ｎ７４０虽不是主流产品，但也是许多网络电子产品的选择方案之一。
１　ＡＲＭ体系结构
１．１ ＡＲＭ体系的指令集
ＡＲＭ体系具有ＡＲＭ和Ｔｈｕｍｂ两种指令集。当处理器工作在ＡＲＭ状态时，执行ＡＲＭ指令集；而当其工作在Ｔｈｕｍｂ状态时，则执行Ｔｈｕｍｂ指令集。
所有ＡＲＭ指令都是３２位长度。指令以字对准方式保存，这样，ＡＲＭ状态指令地址的最低２位总是零。实际上，一些指令通常使用最低有效位来判定代码是转向Ｔｈｕｍｂ代码还是ＡＲＭ代码。

ＡＲＭ指令集主要包括存储器访问指令、数据移动指令、数据处理指令、分支指令、协处理器指令、状态寄存器转移指令和异常处理指令等。
所有Ｔｈｕｍｂ指令都是１６位长度，这些指令可在存储器中以半字对准方式保存。因而，指令的最低有效位在Ｔｈｕｍｂ状态下总为零。实际上，Ｔｈｕｍｂ指令集是３２位ＡＲＭ指令集的功能子集。
１．２ ＡＲＭ体系的编程模型
ＡＲＭ支持的数据类型
ＡＲＭ处理器支持下列数据类型：Ｂｙｔｅ(字节)，８位；Ｈａｌｆｗｏｒｄ(半字)，１６位；Ｗｏｒｄ(字，必须与４字节边界对齐)，３２位。
ＡＲＭ处理器模式
ＡＲＭ体系结构支持７种处理器模式：用户模式(Ｕｓｅｒ)、 快速中断请求(ＦＩＱ，Ｆａｓｔ Ｉｎｔｅｒｒｕｐｔ ｒｅｑｕｅｓｔ)、中断请求(ＩＲＱ，Ｉｎｔｅｒｒｕｐｔ ＲｅＱｕｅｓｔ)、管理、中止、系统和未定义。除用户模式外，其它模式统称为特权模式。大多数应用程序可在用户模式下执行。当处理器工作在用户模式时，正在执行的程序不能访问被保护的系统资源，也不能改变模式，除非发生异常。因此，开发中应适当编写操作系统来控制系统资源的使用。
ＡＲＭ寄存器组织
ＡＲＭ处理器总共有３７个寄存器其中有３１个３２位的通用寄存器和６个３２位的状态寄存器。该处理器将寄存器安排成部分重叠的组，每种处理器模式使用不同的寄存器组。同时在所有处理器模式下都可以访问当前程序状态寄存器ＣＰＳＲ。而ＣＰＳＲ则包含条件码标志、中断标志位、当前处理器模式以及其它状态和控制信息。每种异常模式都有一个程序状态保存寄存器ＳＰＳＲ。当异常出现时ＳＰＳＲ可用于保留ＣＰＳＲ的状态。
异常处理
异常通常由内部或外部源产生，并引起一个事件。比如，外部中断或试图执行未定义指令都会引起异常。在处理异常之前，必须保留处理器状态，以便在异常处理程序完成后，使原来的程序能够重新执行。同一时刻可能出现多个异常。ＡＲＭ支持七种类型的异常。异常出现后，系统将强制从异常类型对应的固定存储器地址开始执行程序。
(５)存储器和存储器映射Ｉ／Ｏ
ＡＲＭ体系结构允许使用现有的存储器和Ｉ／Ｏ器件来进行各种各样的存储系统设计。ＡＲＭ体系结构使用２３２个８位字节的单一线性地址空间。设计时可将字节地址作为无符号数看待，范围为０～２３２－１。而将地址空间看作由２３０个３２位字组成。每个字的地址都是字对准的，故地址可被４整除。其存储器的存储使用了两种映射方法：小端存储系统和大端存储系统，其映射方式分别如图１、所示。
２　Ｗ９０Ｎ７４０的结构特点
Ｗ９０Ｎ７４０的内部功能框图如图２所示。Ｗ９０Ｎ７４０内核为８０ＭＨｚ的ＡＲＭ７ＴＤＭＩ ３２位处理器，可支持大／小模式Ｂｉｇ／Ｌｉｔｔｌｅ－Ｅｎｄｉａｎ ｍｏｄｅ的工作方式。该内核内置有８ｋＢ的指令高速缓冲存储器和２ｋＢ 数据高速缓冲存储器，它们是相同类型的存储器，可与存储器之间以块为单位进行数据交换。每个高速缓冲存储器具有４字块大小，当其中一个高速缓冲存储器未命中时，其４字块大小的信息必须从外部寄存器中连续的获取，其替换算法采用最近最少使用算法(ＬＲＵ, Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ)。当Ｉ－Ｃａｃｈｅ或Ｄ－Ｃａｃｈｅ被禁用时，可以通过Ｃａｃｈｅ 控制寄存器把Ｃａｃｈｅ设置成片上 ＲＡＭ。另外，Ｗ９０Ｎ７４０还提供了一个８字的写缓冲器(Ｗｒｉｔｅ－Ｂｕｆｆｅｒ).主要用来优化向主存储器的写入操作。Ｃａｃｈｅ和写缓冲器的引入大大改善了Ｗ９０Ｎ７４０存储系统的性能。
Ｗ９０Ｎ７４０内含锁相环ＰＬＬ，可用于ＣＰＵ和ＵＳＢ 主机控制器，使用参考频率为１５ＭＨｚ。ＰＬＬ给其它片内控制器提供的时钟频率范围为３～３０ＭＨｚ。
Ｗ９０Ｎ７４０内有ＵＳＢ 主机控制器，该控制器兼容ＵＳＢ １．１标准，支持低速率和全速率的ＵＳＢ 设备。同时还内置有用于实时数据传输的ＤＭＡ控制器。
通过Ｗ９０Ｎ７４０中ＥＢＩ控制器提供的外部总线可访问片外ＳＤＲＡＭ、ＲＯＭ／ＳＲＡＭ、Ｆｌａｓｈ ｍｅｍｏｒｙ和Ｉ
　　／Ｏ设备。在内置 ｃａｃｈｅ失效时，ＥＢＩ控制器仍可获得与ＣＰＵ核相同的工作频率以保证其处理速度。具有两个１０／１００Ｍｂｐｓ以太网ＭＡＣ控制器ＥＭＣ是Ｗ９０Ｎ７４０的一大特点。ＭＡＣ控制器主要应用于ＷＡＮ或ＬＡＮ。它内有两个ＭＡＣ控制器，因而可大大增强此芯片在ＷＡＮ端口与ＬＡＮ端口之间的应用性能，降低系统成本。ＥＭＣ采取的工作方式是半／全双工方式，每个ＥＭＣ除包括ＩＥＥＥ８０２．３以太网协议引擎外，还含有ＤＭＡ控制器和收／发ＦＩＦＯ。ＥＭＣ提供有两个可选择的接口：媒质独立接口ＭＩＩ和精简媒质独立接口ＲＭＩＩＲｅｄｕｃｅｄ ＭＩＩ使用时可选择任一接口，同时结合片外速率为１０／１００Ｍｂｐｓ的ＰＨＹ芯片接口还可以设计多种类型的应用产品。另外，ＥＭＣ支持长帧和短帧两种帧结构，而且对外部的ＰＨＹ也具有站点管理功能。
ＮＡＴ加速器 Ｐａｔｅｎｔ Ｐｅｎｄｉｎｇ主要用来提供硬件加速功能，其目的是加快端口和ＩＰ地址的查寻及网络地址的转移，其中包括ＭＡＣ地址的转移。同时，ＮＡＴ加速器还可提供６４项地址转移列表。Ｗ９０Ｎ７４０有两个通道可用于通用直接存储器访问ＧＤＭＡ。在ＣＰＵ不干预的情况下，ＧＭＤＡ控制器可直接控制以下三种形式的数据传输：即存储器与存储器之间、存储器至Ｉ／Ｏ之间以及Ｉ／Ｏ至存储器之间。
基于中断操作的ＵＡＲＴ模块具有全设置的ＭＯ-ＤＥＭ控制功能，其主要作用是完成来自外围设备的串并转换和来自ＣＰＵ的并串转换。高级中断控制器ＡＩＣ具有１８个中断源，其中包括４个外部中断源。它们可以灵活地设置成可编程的ＩＲＱ或ＦＩＱ中断模式，并可对４个外部中断源进行可编程的边沿触发或优先级触发。同时，也可对其进行可编程的低使能或高使能。在中断嵌套时，ＡＩＣ可自动检测出低优先级中断。
另外，Ｗ９０Ｎ７４０具有两个带８ 位优先级的定时器和一个可编程的２４位看门狗定时器，这些定时器有短模式、周期模式和插入模式三种工作模式。同时具有２１个可编程Ｉ／Ｏ接口，这些Ｉ／Ｏ接口可设置成多种功能的接口。Ｗ９０Ｎ７４０的ＪＴＡＧ调试接口支持多种调试开发工具。
３　Ｗ９０Ｎ７４０的应用
３．１ Ｗ９０Ｎ７４０在ＶｏＩＰ路由器用户板中的应用
在ＶｏＩＰ路由器用户板的设计中，笔者选用Ｗ９０Ｎ７４０来进行信息包解包，其系统硬件结构如图３所示。其工作过程
首先将来自用户接口的语音数据经过语音处理模块处理以产生ＰＣＭ语音数据，然后将其传送给ＤＳＰ处理器并由ＤＳＰ对该ＰＣＭ语音数据进行回声抵消、语音压缩等序列处理，接着由Ｗ９０Ｎ７４０封装控制信息打包，再由ＵＡＲＴ口传送给双端口ＲＡＭ，最后送给ＶｏＩＰ路由器主板。与此相反，由路由器主板把从网络接收到的语音数据包经过双端ＲＡＭ传送给Ｗ９０Ｎ７４０，由其ＭＡＣ进行解包处理并去除控制信息，而后得到语音压缩包，经ＭＡＣ０口传送给ＤＳＰ并由ＤＳＰ进行语音解码等处理后，得到ＰＣＭ语音数据送回到语音处理模块；最后由用户接口送给用户端。这里，Ｗ９０Ｎ７４０与ＤＳＰ芯片之间采用的工作方式是主从方式，ＣＰＵ为主控设备，ＤＳＰ为从设备，主要实现整个系统的控制、ＤＳＰ程序的下载和语音数据包的传送等功能。
３．２ Ｗ９０Ｎ７４０在其它领域的应用
由于Ｗ９０Ｎ７４０内置有两个以太网 ＭＡＣ和ＵＳＢ 主机以及３２位ＡＲＭ的微控制器，因此，它和Ｗ９９６８４ＣＢＭ或Ｗ９９６８８ＣＢＭ３数字相机晶片结合可组成为网络相机。这样，连上网络，使用者便可以透过电脑或彩屏手机随时监视远方场景。
Ｗ９０Ｎ７４０在税控机、快速闪存、打印机伺服器、无线接入点、用户网关、ＧＰＳ、局域网监控等系统无疑将具有广泛的用途。