ImageVerifierCode 换一换
格式:DOCX , 页数:51 ,大小:842.78KB ,
资源ID:4512786      下载积分:5 金币
验证码下载
登录下载
邮箱/手机:
验证码: 获取验证码
温馨提示:
支付成功后,系统会自动生成账号(用户名为邮箱或者手机号,密码是验证码),方便下次登录下载和查询订单;
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

开通VIP
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.zixin.com.cn/docdown/4512786.html】到电脑端继续下载(重复下载【60天内】不扣币)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  
声明  |  会员权益     获赠5币     写作写作

1、填表:    下载求助     留言反馈    退款申请
2、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
3、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,个别因单元格分列造成显示页码不一将协商解决,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
4、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
5、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【二***】。
6、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
7、本文档遇到问题,请及时私信或留言给本站上传会员【二***】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。

注意事项

本文(计算机组成原理实验报告单周期CPU的设计和实现.docx)为本站上传会员【二***】主动上传,咨信网仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知咨信网(发送邮件至1219186828@qq.com、拔打电话4008-655-100或【 微信客服】、【 QQ客服】),核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载【60天内】不扣币。 服务填表

计算机组成原理实验报告单周期CPU的设计和实现.docx

1、电子科技大学计算机科学和工程学院标 准 实 验 报 告(试验)课程名称: 计算机组成原理试验 电子科技大学教务处制表电 子 科 技 大 学实 验 报 告学生姓名: 郫县尼克杨 学 号: 指导老师:陈虹试验地点: 主楼A2-411 试验时间:12周-15周一、 试验室名称:主楼A2-411二、 试验项目名称:单周期CPU设计和实现。三、 试验课时:8课时四、 试验原理:(一) 概述指令0指令1指令5指令2指令41个时钟周期Clock单周期(Single Cycle)CPU是指CPU从取出1条指令到实施完该指令只需1个时钟周期。一条指令实施过程包含:取指令分析指令取操作数实施指令保留结果。对于单周

2、期CPU来说,这些实施步骤均在一个时钟周期内完成。(二) 单周期cpu总体电路本试验所设计单周期CPU总体电路结构以下。(三) MIPS指令格式化MIPS指令系统结构有MIPS-32和MIPS-64两种。本试验MIPS指令选择MIPS-32。以下所说MIPS指令均指MIPS-32。MIPS指令格式为32位。下图给出MIPS指令3种格式。263125212016151110650oprsrtrdsafuncR型指令263125212016150oprsrtimmediateI型指令2631250opaddressJ型指令本试验只选择了9条经典MIPS指令来描述CPU逻辑电路设计方法。下图列出了本

3、试验所包含到9条MIPS指令。五、 试验目标1、掌握单周期CPU工作原理、实现方法及其组成部件原理和设计方法,如控制器、运算器等。2、认识和掌握指令和CPU关系、指令实施过程。3、熟练使用硬件描述语言Verilog、EDA工具软件进行软件设计和仿真,以培养学生分析和设计CPU能力。六、 试验内容(一)确定本试验指令系统,指令应包含R型指令、I型指令和J型指令,指令数为9条。(二)CPU各功效模块设计和实现。(三)对设计各个模块仿真测试。(四)整个CPU封装和测试。七、 试验器材(设备、元器件):(一)安装了Xilinx ISE Design Suite 13.4PC机一台(二)FPGA开发板:

4、Anvyl Spartan6/XC6SLX45(三)计算机和FPGA开发板经过JTAG(Joint Test Action Group)接口连接,其连接方法图所表示。八、 试验步骤一个CPU关键由ALU(运算器)、控制器、寄存器堆、取指部件及其它基础功效部件等组成。在本试验中基础功效部件关键有:32位2选1多路选择器、5位2选1多路选择器、32位寄存器堆、ALU等。(一)新建工程(New Project)开启ISE Design Suite 13.4软件,然后选择菜单FileNew Project,弹出New Project Wizard对话框,在对话框中输入工程名CPU,并指定工作路径D:S

5、ingle_Cycle_CPU。(二)基础功效器件设计和实现(1)多路选择器设计和实现a.5位2选1多路选择器(MUX5_2_1)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:MUX5_2_1,然后输入其实现代码:module MUX5_2_1(input 4:0 A,input 4:0 B,input Sel,output 4:0 O );assign O = Sel ? B : A;endmodule在ISE集成开发环境中,对模块MUX5_2_1进行综合(Synthesize)

6、,综合结果图所表示:在ISE集成开发环境中,对模块MUX5_2_1进行仿真(Simulation)。输入以下测式代码: module MUX5_2_1_T;/ Inputsreg 4:0 A;reg 4:0 B;reg sel;/ Outputswire 4:0 C;/ Instantiate the Unit Under Test (UUT)MUX5_2_1 uut (.A(A), .B(B), .sel(sel), .C(C);initial begin/ Initialize InputsA = 0;B = 0;sel = 0;/ Wait 100 ns for global reset

7、 to finish#100; A = 5b10100;B = 0;sel = 1;/ Wait 100 ns for global reset to finish#100; A = 1;B = 5b10000;sel = 0;/ Wait 100 ns for global reset to finish#100; A = 5b00000;B = 5b11000;sel = 1;/ Add stimulus hereendendmodule然后进行仿真,仿真结果图所表示:b.32位2选1多路选择器设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New So

8、urce命令,创建一个Verilog Module模块,名称为:MUX32_2_1,然后输入其实现代码:module MUX32_2_1(input 31:0A ,input 31:0B,input sel,output 31:0 O );assign O= sel?B:A;endmodule在ISE集成开发环境中,对模块MUX32_2_1进行综合(Synthesize),综合结果图所表示:在ISE集成开发环境中,对模块MUX32_2_1进行仿真(Simulation)。首先输入以下测式代码: module MUX32_2_1_T;/ Inputsreg 31:0 A;reg 31:0 B;r

9、eg sel;/ Outputswire 31:0 O;/ Instantiate the Unit Under Test (UUT)MUX32_2_1 uut (.A(A), .B(B), .sel(sel), .O(O);initial beginA=0;B=0;sel=0;/ Wait 100 ns for global reset to finish#100;A=32h00000001;B=32h00000000;sel=1;#100;A=32h00000101;B=32h00000010;sel =0; / Add stimulus hereend endmodule然后进行仿真,仿

10、真结果图所表示:(2)符号扩展(Sign_Extender)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:Sign_Extender,然后输入其实现代码:module Sign_Extender(input 15:0 d,output 31:0 o ); assign o = (d15:15 = 1b0) ? 16b0, d15:0 : 16b1, d15:0;endmodule在ISE集成开发环境中,对模块Sign_Extender进行综合(Synthesize),综合结果图所表

11、示。在ISE集成开发环境中,对模块MUX32_2_1进行仿真(Simulation)。首先输入以下测式代码:module Sign_Extender_t;/ Inputsreg 15:0 d;/ Outputswire 31:0 o;/ Instantiate the Unit Under Test (UUT)Sign_Extender uut (.d(d), .o(o);initial begin/ Initialize Inputs d = 0;/ Wait 100 ns for global reset to finish#100; / Add stimulus hered = 16h0

12、011;#100;d = 16h1011;end endmodule然后进行仿真,仿真结果图所表示:(3)32位寄存器堆(RegFile)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:RegFile,然后输入其实现代码:module RegFile(input 4:0 Rn1, Rn2, Wn,input Write,input 31:0 Wd,output 31:0 A, B,input Clock ); reg 31:0 Register1:31;assign A = (Rn1

13、 = 0) ? 0 : RegisterRn1;assign B = (Rn2 = 0) ? 0 : RegisterRn2;always (posedge Clock) beginif (Write & Wn != 0)RegisterWn = Wd;endendmodule在ISE集成开发环境中,对模块RegFile进行综合(Synthesize),综合结果图所表示。在ISE集成开发环境中,对模块RegFile进行仿真(Simulation)。输入以下测式代码:module Regfile_t;/ Inputsreg 4:0 Rn1;reg 4:0 Rn2;reg 4:0 Wn;reg W

14、rite;reg 31:0 Wd;reg Clock;/ Outputswire 31:0 A;wire 31:0 B;/ Instantiate the Unit Under Test (UUT)RegFile uut (.Rn1(Rn1), .Rn2(Rn2), .Wn(Wn), .Write(Write), .Wd(Wd), .A(A), .B(B), .Clock(Clock);initial begin/ Initialize InputsRn1 = 0;Rn2 = 0;Wn = 0;Write = 0;Wd = 0;Clock = 0;/ Wait 100 ns for globa

15、l reset to finish#100; Rn1 = 5b00001;Rn2 = 5b00001;Wn = 5b00001;Write = 1;Wd = 0;Clock = 0;#100;Clock = 1;#50;Wd = 32hBBBBBBBB;#50;Clock = 0;#100;Clock = 1;#100Clock = 0;/ Add stimulus hereend endmodule然后进行仿真,仿真结果图所表示:(4)运算器(ALU)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Modu

16、le模块,名称为:ALU,然后输入其实现代码:module ALU(input 31:0 A, B,input 2:0 ALU_operation,output 31:0 Result,output Zero );assign Result = (ALU_operation = 3b000) ? A + B : (ALU_operation = 3b100) ? A - B : (ALU_operation = 3b001) ? A & B : (ALU_operation = 3b101) ? A | B : (ALU_operation = 3b010) ? A B : (ALU_oper

17、ation = 3b110) ? B15:0, 16h0 : 32hxxxxxxxx; assign Zero = |Result;endmodule在ISE集成开发环境中,对模块ALU进行综合(Synthesize),综合结果图所表示:在ISE集成开发环境中,对模块ALU进行仿真(Simulation)。输入以下测式代码: module ALU_tb;/ Inputsreg 31:0 A;reg 31:0 B;reg 2:0 ALU_operation;/ Outputswire 31:0 Result;wire Zero;/ Instantiate the Unit Under Test

18、(UUT)ALU uut (.A(A), .B(B), .ALU_operation(ALU_operation), .Result(Result), .Zero(Zero);initial begin/ Initialize InputsA = 0;B = 0;ALU_operation = 0;/ Wait 100 ns for global reset to finish#100; A = 1;B = 1;ALU_operation = 0;/ Add stimulus here#100A = 2;B = 2;ALU_operation = 4;#100A = 1;B = 1;ALU_o

19、peration = 1;#100A = 1;B = 1;ALU_operation = 5;#100A = 1;B = 1;ALU_operation = 2;end endmodule然后进行仿真,仿真结果图所表示:(5)控制器(Controller)设计和实现为了简化设计,控制器由控制单元Control和控制单元ALUop组成,控制器结构以下所表示。a Control设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:Control,然后输入其实现代码:module Control

20、(input 5:0 op,output RegDst,output RegWrite,output ALUSrc,output MemWrite,output MemRead,output MemtoReg,output Branch,output 1:0 ALUctr ); wire i_Rt=|op;wire i_Lw=op5 & op3;wire i_Sw=op5 & op3;wire i_Beq =op2 & op1;wire i_Lui=op3 & op2;assign RegDst = i_Rt;assign RegWrite=i_Rt|i_Lw|i_Lui;assign ALU

21、Src =i_Lw|i_Sw |i_Lui;assign MemWrite =i_Sw;assign MemRead=i_Lw;assign MemtoReg= i_Lw;assign Branch=i_Beq;assign ALUctr1= i_Rt|i_Lui;assign ALUctr0=i_Beq|i_Lui;endmodule在ISE集成开发环境中,对模块Control进行综合(Synthesize),综合结果图:在ISE集成开发环境中,对模块Control进行仿真(Simulation)。首先输入以下测式代码:module Control_tb;/ Inputsreg 5:0 op

22、;/ Outputswire RegDst;wire RegWrite;wire ALUSrc;wire MemWrite;wire MemRead;wire MemtoReg;wire Branch;wire 1:0 ALUctr;/ Instantiate the Unit Under Test (UUT)Control uut (.op(op), .RegDst(RegDst), .RegWrite(RegWrite), .ALUSrc(ALUSrc), .MemWrite(MemWrite), .MemRead(MemRead), .MemtoReg(MemtoReg), .Branc

23、h(Branch), .ALUctr(ALUctr);initial begin/ Initialize Inputsop = 0;/ Wait 100 ns for global reset to finish#100; op = 6b000000;#100; op = 6b100011;#100; op = 6b101011;#100; op = 6b000100;#100; op = 6b001111;end endmodule然后进行仿真,仿真结果图所表示:b ALUop设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一

24、个Verilog Module模块,名称为:ALUop,然后输入其实现代码:module ALUop(input 5:0 func,input 1:0 ALUctr,output 2:0 ALU_op );wire i_Rt = ALUctr1 & ALUctr0;assign ALU_op2=(i_Rt&(func2&func1)|(func2 &func0) | ALUctr0;assign ALU_op1=(i_Rt &func2 &func1)| (ALUctr1& ALUctr0);assign ALU_op0=(i_Rt &func2 &func1);endmodule在ISE集成

25、开发环境中,对模块ALUop进行综合(Synthesize),综合结果图:在ISE集成开发环境中,对模块ALUop进行仿真(Simulation)。首先输入以下测式代码:module ALU_tb;/ Inputsreg 31:0 A;reg 31:0 B;reg 2:0 ALU_operation;/ Outputswire 31:0 Result;wire Zero;/ Instantiate the Unit Under Test (UUT)ALU uut (.A(A), .B(B), .ALU_operation(ALU_operation), .Result(Result), .Ze

26、ro(Zero);initial begin/ Initialize InputsA = 0;B = 0;ALU_operation = 0;/ Wait 100 ns for global reset to finish#100; A = 1;B = 1;ALU_operation = 0;/ Add stimulus here#100A = 2;B = 2;ALU_operation = 4;#100A = 1;B = 1;ALU_operation = 1;#100A = 1;B = 1;ALU_operation = 5;#100A = 1;B = 1;ALU_operation =

27、2;end endmodule然后进行仿真,仿真结果图所:c 将Control和ALUop封装成Controller在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:Controller,然后输入其实现代码:module Controller(input 5:0 op,input 5:0 func,output RegDst,output RegWrite,output ALUSrc,output MemWrite,output MemRead,output MemtoReg,output Br

28、anch,output 2:0 ALU_op );wire 1:0 ALUctr;Control U0 (op, RegDst, RegWrite, ALUSrc, MemWrite, MemRead, MemtoReg, Branch, ALUctr);ALUop U1 (func, ALUctr, ALU_op);endmodule在ISE集成开发环境中,对模块Controller进行综合(Synthesize),综合结果图:在ISE集成开发环境中,对模块Controller进行仿真(Simulation)。首先输入以下测式代码:module Controller_tb;/ Inputsr

29、eg 5:0 op;reg 5:0 func;/ Outputswire RegDst;wire RegWrite;wire ALUSrc;wire MemWrite;wire MemRead;wire MemtoReg;wire Branch;wire 2:0 ALU_op;/ Instantiate the Unit Under Test (UUT)Controller uut (.op(op), .func(func), .RegDst(RegDst), .RegWrite(RegWrite), .ALUSrc(ALUSrc), .MemWrite(MemWrite), .MemRead

30、(MemRead), .MemtoReg(MemtoReg), .Branch(Branch), .ALU_op(ALU_op);initial begin/ Initialize Inputsop = 0;func = 0;/ Wait 100 ns for global reset to finish#100;op =6b100011;#100op=6b101011;#100 op=6b000100;#100op=6b001111;endendmodule然后进行仿真,仿真结果图所表示:(6)取指电路设计和实现取指电路需完成ADD32、PC寄存器、多路选择器和左移两位模块,从而实现该取指电

31、路。aADD32设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:ADD32,然后输入其实现代码:module ADD32(input 31:0 A, B,output 31:0 C );assign C = A + B;endmodule在ISE集成开发环境中,对模块Controller进行综合(Synthesize),综合结果图:b左移两位模块(Left_2_Shifter)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令

32、,创建一个Verilog Module模块,名称为:Left_2_Shifter,然后输入其实现代码:module Left_2_Shifter(input 31:0 d,output 31:0 o );assign o = d29:0, 2b00;endmodule在ISE集成开发环境中,对模块Controller进行综合(Synthesize),综合结果图:c综合取指电路(Fetch)设计和实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:Fetch,然后输入其实现代码:module F

33、etch(input Reset,input Clock,input 31:0 B_addr,input Z, B,output 31:0 addr ); reg 31:0 PC;wire 31:0 U0_o;wire 31:0 U1_C;wire 31:0 U2_C;wire 31:0 Next_PC;wire sel = Z & B;Left_2_Shifter U0 (B_addr, U0_o);ADD32 U1 (PC, 4, U1_C);ADD32 U2 (U1_C, U0_o, U2_C);MUX32_2_1 M1 (U1_C, U2_C, sel, Next_PC);assign

34、 addr = PC;always (posedge Clock or negedge Reset) beginif (Reset = 0)PC = 0;elsePC = Next_PC;endendmodule在ISE集成开发环境中,对模块Fetch进行综合(Synthesize),综合结果图:在ISE集成开发环境中,对模块Fetch进行仿真(Simulation)。首先输入以下测式代码:module FETCH_T;/ Inputsreg clock;reg reset;reg 31:0 b_addr;reg B;reg Z;/ Outputswire 31:0 inst;wire 31:

35、0 o_addr;wire 31:0 o_sum;wire 31:0 o_sum1;/ Instantiate the Unit Under Test (UUT)FETCH uut (.clock(clock), .reset(reset), .b_addr(b_addr), .B(B), .Z(Z), .inst(inst), .o_addr(o_addr), .o_sum(o_sum), .o_sum1(o_sum1);initial begin/ Initialize Inputsclock = 0;reset = 0;b_addr = 0;B = 0;Z = 0;/ Wait 100

36、ns for global reset to finish#100;clock=1;#100;clock=0;#100;clock=1;#100;clock=0;#100;clock=1;#100;clock=0;#100;clock=1;#100;Z=1;B=1;b_addr=32h4;clock=0;#100;clock=1;#100;clock=0;B=0;Z=0;#100;clock=1;#100;clock=0;#100;clock=1;b_addr=32b0;#100;clock=0;#100;reset=1;clock=1;#100;clock=0;#100;clock=1;#1

37、00;clock=0; / Add stimulus here / Add stimulus hereendendmodule然后进行仿真,仿真结果图所表示:(7)数据通路Data_Flow设计和实现除去指令存放器Instruction ROM、数据存放器DATA MEM,将剩下电路封装成一个单周期CPU数据通路(Data_Flow)模块。在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出菜单中选择New Source命令,创建一个Verilog Module模块,名称为:Data_Flow,然后输入其实现代码:module Data_Flow(input Reset,input

38、 Clock,input 31:0 Inst,input 31:0 Data,output MemWrite,output MemRead,output 31:0 Result,output 31:0 B_data,output 31:0 NextPC );wire 31:0 B_addr;wire Z, B;wire RegDst;wire RegWrite;wire ALUSrc;wire MemtoReg;wire 2:0 ALU_op;wire 31:0 ALU_A, ALU_B;wire 4:0 Wn;wire 31:0 Wd;Fetch U0 (Reset, Clock, B_ad

39、dr, Z, B, NextPC);Controller U1 (Inst31:26, Inst5:0, RegDst, RegWrite, ALUSrc, MemWrite, MemRead, MemtoReg, B, ALU_op);ALU U2 (ALU_A, ALU_B, ALU_op, Result, Z);RegFile U3 (Inst25:21, Inst20:16, Wn, RegWrite, Wd, ALU_A, B_data, Clock);MUX5_2_1 U4 (Inst20:16, Inst15:11, RegDst, Wn);MUX32_2_1 U5 (B_data, B_addr, ALUSrc, ALU_B);Sign_Extender U6 (Inst15:0, B_addr);MUX32_2_1 U7 (NextPC, Data, MemtoReg, Wd);endmodule在ISE集成开发环境中,对模块Controller进行综合(Synthesize),综合结果图:在IS

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        获赠5币

©2010-2024 宁波自信网络信息技术有限公司  版权所有

客服电话:4008-655-100  投诉/维权电话:4009-655-100

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :gzh.png    weibo.png    LOFTER.png 

客服