计算机原理专业课程设计方案报告何光耀.doc

课程设计（大作业）汇报课程名称： 计算机组成原理 设计题目： 模型计算机设计 院 系： 信息技术学院 班 级： 级2班 设 计 者： 何光耀 学 号： 11010205 指导老师： 华 瑞 设计时间： .6.22.6.26 信息技术学院昆明学院课程设计（大作业）任务书姓 名：何光耀院（系）：信息技术学院专 业：计算机科学和技术学 号：11010205任务起止日期：.6.22.6.26课程设计题目：复杂模型计算机CPUMemoryCache外设1外设2外设3外设nI/OI/OI/O外存放器上图是一个模型计算机（仅供参考），请设计：一、设计内容1、画出你设计计算机模型连接图，然后分别描述下述内容2、CPU （1）ALU功效，组成，设计图（2）CPU怎样实施指令，分别叙述（3）CPU怎样设计（4）指令系统3、存放器（1）分类（2）组成（3）扩展（4）和CPU连接（5）存放器技术综述4、总线（1）总线分类（2）多种总线工作原理（3）你设计CPU和设备怎样连接5、外设（1）磁盘存放器结构和原理（2）光盘（3）磁带（4）键盘（5）显示器（6）打印机（7）鼠标6、接口（1）接口概述（2）各类接口功效，工作原理，怎样和主机连接，怎样和外设连接二、设计要求1、讨论 （1）设计并画出模型计算机电路组成结构图；（2）分别设计模型计算机各个部件结构；（3）讨论各个部件功效。3、撰写课程设计汇报书。 汇报书内容包含：（1）依据模型计算机组成结构图，分章、节、段分别讨论该图个部件工作原理（2）能够讨论，上网查资料，但每个人需独立完成自己设计，不能剽窃（3）总结心得体会，说明对此次课程设计了解和提议；工作计划及安排：1、第十六周周一周二：查阅相关资料，选定适宜试验结构图来进行组成结构设计。2、第十七周周三：构思组成原理图，然后撰写课程设计汇报。3、第十七周周四周五：完善课程设计汇报。在此过程中有不明白地方和同组组员讨论并查阅对应资料。指导老师签字 年 月 日 课程设计（大作业）成绩学号：11010205 姓名：何光耀 指导老师：华 瑞课程设计题目：复杂模型计算机总结：指导老师评语：成绩：填表时间：指导老师署名：课程设计（大作业）汇报一、题目分析在此次课程设计题目中，需要我们设计一个计算机模型，而且还需要包含CPU、存放器、总线、外设和二、计算机结构设计三、第一章 CPU1、ALU功效，组成，设计图（1）功效算术逻辑单元(ALU)是中央处理器(CPU)实施单元，是全部中央处理器关键组成部分，ALU关键完成对二进制数据定点算术运算(加减乘除)、逻辑运算(和或非异或)和移位操作。在一些CPU中还有专门用于处理移位操作移位器，通常ALU由两个输入端和一个输出端。基础上，在全部现代CPU体系结构中，二进制全部以补码形式来表示。（2）组成 ALU用以计算机指令集中实施算术和逻辑操作，在一些处理器中，将ALU切分为两部分，即算术单元 (AU)和逻辑单元(LU)。一些处理器包含一个以上AU，如，一个用来进行定点操作，另一个进行浮点操作。通常而言，ALU含有对处理器控制器、内存及输入输出设备直接读入读出权限，输入输出是经过总线进行。输入指令包含一个指令字，有时被称为机器指令字，其中包含操作码，单个或多个操作数，有时还会有格式码；操作码指示ALU机要实施什么操作，在此操作中要实施多少个操作数。比如，两个操作数能够进行比较，也能够进行加法操作，格式码能够和操作码结合，通知这是一个定点还是浮点指令；输出包含存放在存放寄存器中结果及显示操作是否成功设置。如操作失败，则在机器状态字中会有对应状态显示。通常，输入操作数、操作数、累加和和转换结果存放位置全部在ALU中。在算术单元中，乘除操作是经过一系列加减运算得到。在机器码中有多个方法用以表示负数。（3）ALU设计图全加器F函数发生器FiCn+i+1Cn+iS0S1S2S3AiBiXiYi2、CPU怎样实施指令，分别叙述(1)CPU功效CPU对整个计算机系统运行是极其关键，它含有以下四方面基础功效：a.指令控制:程序次序控制，称为指令控制。因为程序是一个指令序列，这些指令相互次序不能任意颠倒，必需严格按程序要求次序进行，所以，确保机器按次序实施程序是CPU首要任务。b.操作控制: 一条指令功效往往是有若干个操作信号组合来实现，所以，CPU管理并产生由内存取出每条指令操作信号，把多种操作信号送往对应部件，从而控制这些部件按指令要求进行动作。c.时间控制: 对多种操作实施时间上定时，成为时间控制。因为在计算机中，多种指令操作信号均受到时间严格定时。其次，一条指令整个实施过程也受到时间严格定时。d.数据加工:所谓数据加工，就是对数据进行算术运算和逻辑运算处理。完成数据加工处理，是CPU根本任务。（2）CPU中关键寄存器a.数据缓冲寄存器（DR）：数据缓冲寄存器用来临时存放ALU运算结果。b.指令寄存器（IR）： 指令寄存器用来保留目前正在实施一条指令。c.程序计数器（PC）：为了确保程序能够连续地实施下去，CPU必需含有一些手段来确定下一条指令地址。d.数据地址寄存器（AR）: 数据地址寄存器用来保留目前CPU所访问数据cache存放器中（简称数存）单元地址。e.通用寄存器（R0R3）: 通用寄存器可存放源操作数，也可存放结果操作数。f.状态字寄存器（PSW）: 状态字寄存器保留由算术指令和逻辑指令运算或测试结果建立多种条件代码。 （3）CPU实施指令CPU实施指令通常是根据次序一条条实施，它也会依据指令要求跳转，条件选择，或是循环运行。它实施指令速度要看CPU内部结构怎样还跟CPU主频高低。计算机每实施一条指令全部可分为三个阶段进行，即取指令-分析指令-实施指令。取指令任务是：依据程序计数器PC中值从程序存放器读出现行指令，送到指令寄存器。分析指令阶段任务是：将指令寄存器中指令操作码取出后进行译码，分析其指令性质。如指令要求操作数，则寻求操作数地址。计算机实施程序过程实际上就是逐条指令地反复上述操作过程，直至碰到停机指令可循环等候指令。3、CPU怎样设计早期CPU由运算器和控制器两大部分组成，后因CPU内部组成越来越复杂，所以CPU基础部分变成了运算器、cache、控制器三大部分。现在来逐一了解CPU组成：a.控制器: 由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是公布命令“决议机构”，即完成协调和指挥整个计算机系统操作。b.运算器:由算术逻辑单元（ALU）、通用寄存器、数据缓冲寄存器DR和状态条件寄存器PSW组成，它是数据加工处理部件。其功效为：实施全部算术运算和逻辑运算。c.cache:高速缓冲存放器（Cache）其原始意义是指存取速度比通常随机存取记忆体（RAM）来得快一个RAM，通常而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速SRAM技术，也有快取记忆体名称。高速缓冲存放器和主存放器一起组成一级存放器，它和主存放器之间信息调度和传送是由硬件自动进行。CPU结构图：4、指令系统 (1)指令系统概念和其性能一台计算机中全部机器指令集合，称为这台计算机指令系统。一个完善指令系统应该满足以下四方面要求：a. 完备性: 完备性是指用汇编语言编写多种程序时，指令系统直接提供指令足够使用，而无须用软件来实现。b.有效性:有效性是指利用该指令系统所编写程序能够高效率运行。高效率关键表现在程序占据存放空间小、实施速度快。c.规整性: 规整性包含指令系统对称性、匀齐性、指令格式和数据格式一致性。d.兼容性: 兼容性是指各机种上基础软件能够通用，不过只能做到“向上兼容”，即低级机上运行软件能够在高级机上运行。（2）指令格式一条指令结构可用以下形式来表示：操作码字段OP地址码字段A其中操作码字段表征指令操作特征和功效，而地址码字段通常指定参与操作操作数地址。四、第二章 存放器1、存放器分类存放器是计算机系统中记忆设备，用来存放程序和数据。依据存放材料性能及使用方法不一样，存放器有多种不一样分类方法：(1)存放介质: 现在使用存放介质关键是半导体器件和磁性材料，用半导体器件组成存放器称为半导体存放器；用磁性材料做成存放器称为磁表面存放器。(2)存取方法: 若存放器中任何存放单元内容全部能被随机存取，且存取时间和存放单元物理位置无关，这种存放器称为随机存放器；若存放器只能按某种次序来取存取，也就是说存取时间和存放单元物理位置相关，这种存放器称为次序存放器。(3)存放内容可变性: 若半导体存放器存放内容是固定不变，即只能读出而不能写入，则称这么存放器为只读存放器；若是既能读出又能写入半导体存放器则称为随机读写存放器。(4)信息易失性: 断电后信息消失存放器称为易失性存放器；断电后仍能保留信息存放器称为非易失性存放器。(5)系统中作用: 依据存放器在计算机系统中所起作用，可分为内部存放器、外部存放器；又可分为主存放器、高速缓存存放器、辅助存放器、控制存放器。2、存放器组成存放器是由高速缓冲存放器（cache）、主存放器和外存放器多级存放器体系结构来组成，其分级结构图以下： 3、存放器扩展为了使存放器容量能够变得足够大，所以就采取了以下多个方法来扩展存放器容量：(1)字长位数扩展: 若给定芯片字长位数较短，不满足设计要求存放器字长，那么就应该多使用几片芯片来扩展字长位数。(2)字存放容量扩展: 若给定芯片存放容量较小，不满足设计要求总存放容量，那么就应该多使用几片芯片来扩展字数。(3)存放器模块条: 存放器模块条常称为内存条，经过它下部插脚插到系统板专用插槽中，能够使存放器总容量得到扩充。4、和CPU连接示意图：五、第三章 总线1、总线分类总线是组成计算机系统互联机构，是多个系统功效部件之间进行数据传送公共通路。它大致可分为三类：（1）内部总线： CPU内部连接各寄存器及运算部件之间总线。（2）系统总线： CPU同计算机系统其它高速功效部件等相互连接总线。（3）I/O总线： 中、低速I/O设备之间相互连接总线。2、总线工作原理假如说主板（Mother Board）是一座城市，那么总线就像是城市里公共汽车（bus），能根据固定行车路线，传输往返不停运作比特（bit）。这些线路在同一时间内全部仅能负责传输一个比特。所以，必需同时采取多条线路才能传送更多数据，而总线可同时传输数据数就称为宽度（width），以比特为单位，总线宽度愈大，传输性能就愈佳。总线带宽（即单位时间内能够传输总数据数）为：总线带宽 = 频率 x 宽度（Bytes/sec）。当总线空闲（其它器件全部以高阻态形式连接在总线上）且一个器件要和目标器件通信时，提议通信器件驱动总线，发出地址和数据。其它以高阻态形式连接在总线上器件假如收到（或能够收到）和自己相符地址信息后，即接收总线上数据。发送器件完成通信，将总线让出（输出变为高阻态）。3、你设计CPU和设备怎样连接经过I/O总线连接。六、第四章 外设（1）磁盘存放器结构和原理在计算机系统中，磁盘存放器常见于存放操作系统、程序和数据，是主存放器扩充。发展趋势是提升存放容量，提升数据传输率，降低存取时间，并努力争取轻、薄、短、小。磁盘存放器通常由磁盘、磁盘驱动器（或称磁盘机）和磁盘控制器组成。磁盘存放器磁盘存放器利用磁统计技术在旋转圆盘介质上进行数据存放辅助存放器。这是一个应用广泛直接存取存放器。其容量较主存放器大千百倍，在多种规模计算机系统中，常见作存放操作系统、程序和数据，是对主存放器扩充。磁盘存放器存入数据可长久保留，和其它辅助存放器比较，磁盘存放器含有较大存放容量和较快数据传输速率。磁盘以恒定转速旋转。悬挂在头臂上含有浮动面头块（浮动磁头），靠加载弹簧力量压向盘面，盘片表面带动气流将头块浮起。头块和盘片间保持稳定微小间隙。经滤尘器过滤空气不停送入盘腔，保持盘片和头块处于高度净化环境内，以防头块和盘面划伤。依据控制器送来磁道地址（即圆柱面地址）和寻道命令，定位电路驱动直线电机将头臂移至目标磁道上。读写和选头电路依据控制器送来磁头地址接通应选磁头，将控制器送来数据以串行方法逐位统计在目标磁道上；或反之，从选定磁道读出数据并送往控制器。头臂装在梳形架小车上，在寻道时全部头臂一同移动。全部数据面上相同直径同心圆磁道总称圆柱面，即头臂定位一次所能存取全部磁道。每个磁道全部按固定格式统计。在每一统计段尾部附记有该段纠错码，对连续少数几位永久缺点所造成错误靠纠错码纠正，对有多位永久缺点磁道须用备分磁道替换。写读操作是以统计段为单位进行。统计段长度有固定段长和可变段长两种。（2）光盘即高密度光盘是近代发展起来不一样于完全磁性载体光学存放介质（比如：磁光盘也是光盘），用聚焦氢离子激光束处理统计介质方法存放和再生信息，又称激光光盘。（3）磁带一个用于统计声音、图像、数字或其它信号载有磁层带状材料，是产量最大和用途最广一个磁统计材料。（4）键盘用于操作设备运行一个指令和数据输入装置，也指经过系统安排操作一台机器或设备一组功效键（如打字机、电脑键盘）。（5）显示器也被称为监视器。显示器是属于电脑I/O设备，即输入输出设备。它是一个将一定电子文件经过特定传输设备显示到屏幕上再反射到人眼显示工具。（6）打印机是计算机输出设备之一，用于将计算机处理结果打印在相关介质上。 打印机种类很多，按打印元件对纸是否有击打动作，分击打式打印机和非击打式打印机。按打印字符结构，分全形字打印机和点阵字符打印机。按一行字在纸上形成方法，分串式打印机和行式打印机。按所采取技术，分柱形、球形、喷墨式、热敏式、激光式、静电式、磁式、发光二极管式等打印机。（7）鼠标计算机一个输入设备，分有线和无线两种，也是计算机显示系统纵横坐标定位指示器，因形似老鼠而得名“鼠标”（港台作滑鼠）。七、第五章 接口1）接口概述电脑等信息机器硬件组件间接口叫硬件接口。电脑等信息机器软件组件间接口叫软件接口。（2）各类接口功效，工作原理，怎样和主机连接，怎样和外设连接并行I/O标准接口SCSISCSI是小型计算机系统接口简称，其设计思想起源于IBM大型机系统I/O通道结构，目标是使CPU摆脱对多种设备繁杂控制。它是一个高速智能接口，能够混接多种磁盘、光盘、磁 带机、打印机、扫描仪、条码阅读器和通信设备。它首先应用于Macintosh和Sun平台上，以后发展到工作站、网络服务器和pentium系统中，并成为ANSI(美国国家标准局)标准。串行I/O标准接口IEEE1394八、模型计算机通路框图及其部分功效分析1时序发生器它由2片GAL22V10组成，产生节拍脉冲T1、T2、T3，节拍电位W1、W2、W3，和中止请求信号ITNQ。主时钟MF采取石英晶体振荡器产生1MHz时钟信号。T1、T2、T3脉宽为1微妙。一个机器周期组T1、T2、T3。2算术逻辑单元ALU 算术逻辑单元由2片74181加1片7474、1片74244、1片74245、1片7430组成，进行算术逻辑运算。74181是一个4位算术逻辑器件，2个74181级联组成一个8位算术逻辑单元。在TEC-8模型计算机中，算术逻辑单元ALU对A端口8位数和B端口8位数进行加、减、和、或和数据传送5种运算，产生8位数据结果、进位标志C和结果为0标志Z。当信号SBUS为1时，将运算数据结果送数据总线DBUS。3双端口寄存器组双端口寄存器组由1片可编程器件EPM7064组成，向ALU提供两个运算操作数A和B，保留运算结果。EPM7064里面包含4个8位寄存器R0、R1、R2、R3，4选1选择器A，4选1选择器B，2-4译码器。在图1.2中，用虚线围起来部分全部放在一个EPM7064中。4个寄存器经过4选1选择器向ALUA端口提供A操作数，经过4选1选择器B向ALUB端口提供B操作数，2-4译码器产生信号LR0、LR1、LR2和LR3，选择保留运算数据结果寄存器。4数据开关SD7SD0 8位数据开关SD7SD0是双位开关，拨到朝上位臵时表示1，拨到朝下位臵时表示0。用于编制程序并把程序放入存放器，设臵寄存器R3R0值。经过拨动数据开关SD7SD0得到程序或数据经过SWD送往数据总线DBUS。SWD是1片74244。5双端口RAM 双端口RAM 由1片IDT7132及少许附加电路组成，存放程序和数据。双端口RAM是一个2个端口可同时进行读、写存放器，2个端口各有独立存放器地址、数据总线和读、写控制信号。在TEC-8中，双端口存放器左端口是个真正读、写端口，用于程序初始装入操作，从存放器中取数到数据总线DBUS，将数据总线DBUS上数写入存放器；右端口设臵成只读方法，从右端口读出指令INS7INS0被送往指令寄存器IR。6程序计数器PC、地址寄存器AR和中止地址寄存器IAR 程序计数器PC由2片GAL22V10和1片74244组成向双端口RAM左端口提供存放器地址PC7PC0，程序计数器PC含有PC复位功效，从数据总线DBUS上装入初始PC功效，PC加1功效，PC和转移偏量相加功效。地址寄存器AR由1片GAL22V10组成，向双端口RAM左端口提供存放器地址AR7AR0。它含有从数据总线DBUS上装入初始AR功效和AR加1功效。中止地址寄存器IAR是1片74374，它保留中止时程序地址PC。7指令寄存器IR 指令寄存器是1片74273，用于保留从双端口RAM中读出指令。它输出IR7IR4送往硬连线控制器、微程序控制器，IR3IR0送往2选1选择器。8、微程序控制器微程序控制器产生TEC-8模型计算机所需多种控制信号。它由5片HN58C65、1片74174、3片7432和3片7406组成。5片HN58C65组成控制存放器，存放微程序代码；1片74174是微地址寄存器。3片7432和3片7408组成微地址转移逻辑。9硬连线控制器硬连线控制器由1片可编程器件EPM7128组成，产生TEC-8模型计算机所需多种控制信号。 10控制信号切换电路控制信号切换器由7片74244和1个转换开关组成。拨动一次转换开关，就能够实现一次控制信号切换。当转换开关拨到朝上位臵时，TEC-8模型计算机使用硬连线控制器产生控制信号；当转换开关拨到朝下位臵时，TEC-8模型计算机使用微程序控制器产生控制信号。112选1选择器2选1选择器由1片74244组成，用于在指令中操作数IR3IR0和控制信号SEL3SEL0之间进行选择，产生目标寄存器编码RD1、RD0，产生源寄存器编码RS1、RS0。八：总结参考文件1 白中英 戴志涛，计算机组成原理北京科学出版社 .32 计算机组成原理（第二版）李文兵编著 清华大学出版社出版 3计算机组成原理试验指导书和习题集（王成，周继群，蔡月茹著）清华大学出版社出版4计算机组成原理学习指导训练（旷海兰，刘彦，蒋翰洋等编著）中国水利水电出版社出版5union教学计算机系统试验指导书王诚刘卫东宋佳兴编著