半导体存储器和可编程逻辑器件.pptx

1.1.概述概述概述概述能存储大量二值信息的器件能存储大量二值信息的器件能存储大量二值信息的器件能存储大量二值信息的器件一般一般一般一般结构形式结构形式结构形式结构形式输输入入/出出电电路路I/OI/O输入输入/出出控制控制单元数庞大单元数庞大单元数庞大单元数庞大输入输入输入输入/输出引脚数目有限输出引脚数目有限输出引脚数目有限输出引脚数目有限 分类分类分类分类1 1、从存、从存、从存、从存/取功能分：取功能分：取功能分：取功能分：只读存储器只读存储器只读存储器只读存储器(Read-Only-MemoryRead-Only-Memory）随机读随机读随机读随机读/写写写写（Random-Access-MemoryRandom-Access-Memory）2 2、从工艺分：、从工艺分：、从工艺分：、从工艺分：双极型双极型双极型双极型MOSMOS型型型型 2.ROM 掩模掩模掩模掩模ROMROM结构结构结构结构 工作原理工作原理工作原理工作原理 概念概念概念概念：n n存储矩阵的每个交叉点是一个存储矩阵的每个交叉点是一个存储矩阵的每个交叉点是一个存储矩阵的每个交叉点是一个“存储单元存储单元存储单元存储单元”，存，存，存，存储单元中有器件存入储单元中有器件存入储单元中有器件存入储单元中有器件存入“1”1”，无器件存入，无器件存入，无器件存入，无器件存入“0”0”n n字线和位线字线和位线字线和位线字线和位线n n存储器存储器存储器存储器的容量：的容量：的容量：的容量：“字数字数字数字数 x x 位数位数位数位数”掩模掩模掩模掩模ROMROM的特点的特点的特点的特点：出厂出厂出厂出厂时已经固定，不能更改，适合大量生产时已经固定，不能更改，适合大量生产时已经固定，不能更改，适合大量生产时已经固定，不能更改，适合大量生产简单，便宜，非易失性简单，便宜，非易失性简单，便宜，非易失性简单，便宜，非易失性 PROM PROM（可编程（可编程（可编程（可编程ROMROM）总体结构与掩模总体结构与掩模ROM一样，但存储单元不同一样，但存储单元不同 写入时，要写入时，要写入时，要写入时，要使用编程器。使用编程器。使用编程器。使用编程器。EPROM EPROM（可擦除的可编程（可擦除的可编程（可擦除的可编程（可擦除的可编程ROMROM）总体结构与掩模总体结构与掩模ROM一样，但存储单元不同一样，但存储单元不同用用紫外线擦除的紫外线擦除的PROM（UVEPROM）电电可擦除的可编程可擦除的可编程ROM（E2PROM）总体结构与掩模总体结构与掩模ROM一样，但存储单元不同一样，但存储单元不同 存储单元数存储单元数据的擦除和写入据的擦除和写入都是利用隧道效都是利用隧道效应，通过高压脉应，通过高压脉冲向浮置栅充，冲向浮置栅充，放电实现。放电实现。快快闪存储器（闪存储器（Flash Memory）类似SIMOS管 编程和擦除操作不需要使用编程器，写入和擦编程和擦除操作不需要使用编程器，写入和擦除的控制电路集成于存储器芯片中除的控制电路集成于存储器芯片中 用用ROM 存储器实现组合逻辑函数存储器实现组合逻辑函数基本原理基本原理从从ROMROM的数据表可见：的数据表可见：若以地址线为输入变量，则数据线即为一组关于地若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数址变量的逻辑函数地地 址址数数 据据A A1 1A A0 0D D3 3D D2 2D D1 1D D0 00 00 00 01 10 01 10 01 11 10 01 11 11 10 00 01 10 00 01 11 11 11 11 10 0地址译码A1 A0地址译码电路是与逻辑阵地址译码电路是与逻辑阵列，而且是全译码；列，而且是全译码；存储矩阵是或逻辑阵列。存储矩阵是或逻辑阵列。举例举例：用用位的位的ROM ROM 设计一个将两个位二进设计一个将两个位二进制数相乘的乘法器电路。制数相乘的乘法器电路。点点阵阵图图 3.RAM（随机存储器）（随机存储器）SRAM SRAM（静态随机存储器）（静态随机存储器）（静态随机存储器）（静态随机存储器）结构结构结构结构与工作原理与工作原理与工作原理与工作原理 举例举例：一个：一个位位RAMRAM SRAM SRAM 的静态存储单元（基于的静态存储单元（基于的静态存储单元（基于的静态存储单元（基于SRSR锁存器）锁存器）锁存器）锁存器）六六管管CMOS管管组组成成静静态态存储单元。存储单元。T1 T4为为SR锁锁存存器器，T5、T6为门控管；为门控管；Xi=1时，所在行被选中，时，所在行被选中，T、T导通，锁存器的导通，锁存器的Q和和Q端与位线端与位线Dj、Dj接通接通；Yj时，时，所在列被选中，所在列被选中，Tj、Tj导通，该列存储单导通，该列存储单元和读写控制电路接通。元和读写控制电路接通。DRAM DRAM（动态随机存储器）（动态随机存储器）（动态随机存储器）（动态随机存储器）动态存储单元是利用动态存储单元是利用MOS管栅极电容管栅极电容可以存储电荷的原理可以存储电荷的原理 存储单元以存储单元以T及其栅极电及其栅极电容容C 为基础构成，数据存于栅为基础构成，数据存于栅极电容极电容C 中。若电容中。若电容C 充有足充有足够的电荷，使够的电荷，使T导通，这一导通，这一状态为逻辑状态为逻辑，否则为逻辑，否则为逻辑。数据经。数据经T5由由Do输出。输出。进行写操作时，进行写操作时，RW为为低电平，由于低电平，由于Yj为高电平，为高电平，T导通，输入数据导通，输入数据Di经经T并由并由写入刷新控制电路反相，再经写入刷新控制电路反相，再经T写入到电容器写入到电容器C 中。这样，中。这样，当输入数据为当输入数据为 时，时，电容充电；而输入数据为电容充电；而输入数据为 时，电容放电。时，电容放电。RAM RAM存储器容量的扩展存储器容量的扩展存储器容量的扩展存储器容量的扩展位扩展方式位扩展方式适用于每片适用于每片RAM,ROM字数够用而位数不够时字数够用而位数不够时接法：将各片的地址线、读写线、片选线并联即可接法：将各片的地址线、读写线、片选线并联即可 字扩展方式字扩展方式适用于每片适用于每片RAM,ROM位数够用而字数不够时位数够用而字数不够时 4.PLD（可编程逻辑器件）（可编程逻辑器件）可编程逻辑器件（可编程逻辑器件（Programmable Logic Programmable Logic DeviceDevice）是从）是从2020世纪世纪7070年代初发展起来的一种年代初发展起来的一种新型逻辑器件，发展过程中，先后出现了新型逻辑器件，发展过程中，先后出现了PROMPROM、PLAPLA、PALPAL、GALGAL、CPLDCPLD、FPGAFPGA等类型。随着微等类型。随着微电子技术、超大规模集成电路技术、计算机辅电子技术、超大规模集成电路技术、计算机辅助设计（助设计（CADCAD）技术的进步和发展，）技术的进步和发展，PLDPLD器件功器件功能越来越强大，应用越来越广泛。能越来越强大，应用越来越广泛。按照器件内部的集成度分为按照器件内部的集成度分为：简单：简单PLDPLD和复杂和复杂PLDPLD 按照器件内部的结构特点分为按照器件内部的结构特点分为：阵列型：阵列型PLDPLD和和现场可编程门阵列现场可编程门阵列FPGAFPGA 简单简单PLDPLD（PROMPROM、PLAPLA、PALPAL、GALGAL）与或阵列型与或阵列型PLDPLD CPLD CPLD现场可编程门阵列现场可编程门阵列FPGAFPGA分类分类 PLD 的基本电路结构和电路表示方法的基本电路结构和电路表示方法PLD PLD 的基本电路结构的基本电路结构的基本电路结构的基本电路结构 PLD 的逻辑符号表示方法的逻辑符号表示方法 输入缓冲器表示方法输入缓冲器表示方法输入缓冲器表示方法输入缓冲器表示方法 与门和或门的表示方法与门和或门的表示方法与门和或门的表示方法与门和或门的表示方法（a a）与门）与门（b b）输出恒等于输出恒等于0 0的的与门与门（c c）或门或门（d d）互补输出的缓冲器互补输出的缓冲器（e e）三态输出的缓冲器三态输出的缓冲器（f f）由编程数据控制的数据选择器由编程数据控制的数据选择器 F A B AB F A B ABF AB PAL（可编程阵列逻辑可编程阵列逻辑可编程阵列逻辑可编程阵列逻辑 Programmable Array Programmable Array Programmable Array Programmable Array LogicLogicLogicLogic）2020世纪世纪7070年代末美国的单片存储器公司年代末美国的单片存储器公司MMIMMI率率先推出先推出PALPAL。采用双极型熔丝工艺，只能编程一次；采用双极型熔丝工艺，只能编程一次；由可编程的与门阵列、固定的或门阵列和输出电由可编程的与门阵列、固定的或门阵列和输出电路组成；路组成；具有多种输出结构。具有多种输出结构。PALPALPALPAL的基本电路结构的基本电路结构的基本电路结构的基本电路结构AD未编程未编程未编程未编程：编程后：编程后：编程后：编程后：PALPAL的多种输出结构的多种输出结构 根据根据PALPAL器件输出电路结构和反馈方式的器件输出电路结构和反馈方式的不同，可将它们分成不同，可将它们分成专用输出结构、可编程输专用输出结构、可编程输入入/输出结构、寄存器输出结构、异或输出结输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构构、运算选通反馈结构等。等。（一）专用输出结构（一）专用输出结构具有互补输出的专用输出结构具有互补输出的专用输出结构（二）可编程输入（二）可编程输入/输出（可编程输出（可编程I/OI/O）结构）结构 PAL PAL的可编程输入的可编程输入/输出结构输出结构（三）寄存器输出结构（三）寄存器输出结构通过反馈建立起通过反馈建立起Q Qn n与与Q Qn+1n+1之间的逻辑关系。之间的逻辑关系。（四）带有（四）带有异或门的异或门的输出结构（输出结构（1 1）可编程输入端可编程输入端XOR控制输出极性控制输出极性 XOR=0XOR=0，Y Y与与S S同相；同相；XOR=1XOR=1，Y Y与与S S反相；反相；（四）异或输出结构（四）异或输出结构（2 2）在寄存器输出在寄存器输出结构基础上增加异结构基础上增加异或门实现输出极性或门实现输出极性可控。可控。B=1，D1与与A反相反相100 11 1B=0，D1与与A同相同相010 01 0说明说明D1A BAB（五）运算选通反馈结构（五）运算选通反馈结构 在异或输出结构基础上增加一组反馈逻辑电在异或输出结构基础上增加一组反馈逻辑电路，从而产生（路，从而产生（A+B）、（）、（A+B）、（）、（A+B）、）、（A+B）4个反馈量。个反馈量。GAL（通用阵列逻辑通用阵列逻辑通用阵列逻辑通用阵列逻辑(General Array Logic(General Array Logic(General Array Logic(General Array Logic）1985 1985年，年，LATTICELATTICE公司在公司在PALPAL结构基础上生产出的结构基础上生产出的新一代可编程逻辑器件。新一代可编程逻辑器件。采用采用E E2 2 CMOS CMOS工艺，可电擦除；使用电子标签技工艺，可电擦除；使用电子标签技术对器件的编程资料进行管理。术对器件的编程资料进行管理。由可编程的与门阵列、固定的或门阵列和输出电由可编程的与门阵列、固定的或门阵列和输出电路组成。路组成。每个输出位线上都具有相同的可编程输出结构每个输出位线上都具有相同的可编程输出结构输出逻辑宏单元（输出逻辑宏单元（OLMCOLMC）；采用结构控制字方式，）；采用结构控制字方式，实现实现OLMCOLMC输出组态配置。输出组态配置。GALGALGALGAL的电路结构（以的电路结构（以的电路结构（以的电路结构（以GAL16V8GAL16V8GAL16V8GAL16V8为例）为例）为例）为例）8 8个输入数据缓冲器个输入数据缓冲器 8 8个反馈缓冲器个反馈缓冲器 8 8个输出三态缓冲器个输出三态缓冲器 1 1个时钟输入缓冲器个时钟输入缓冲器 1 1个输出使能缓冲器个输出使能缓冲器 8 8个个OLMCOLMC3232行行6464位的与阵列位的与阵列可编程的与阵列可编程的与阵列1个个OLMC内内有有1个或门个或门编程编程单元单元 9.4.2 GAL9.4.2 GAL的输出逻辑宏单元的输出逻辑宏单元(OLMC)(OLMC)D触发器触发器存储异或门存储异或门的输出信号的输出信号乘积项多路开关（乘积项多路开关（2选选1）AC0AC1(n)=1，选中，选中“地地”；AC0AC1(n)=0，选中，选中“第第1个与项个与项”AC0 AC0、AC1(n)AC1(n)、XOR(n)XOR(n)、AC1(m)AC1(m)均为结均为结构控制字中的一位数据，通过对结构控制字编程，可构控制字中的一位数据，通过对结构控制字编程，可以设定以设定OLMCOLMC的工作模式。的工作模式。输出多路开关（输出多路开关（2选选1）AC0+AC1(n)=1，选中，选中“Q端端”；AC0+AC1(n)=0，选中选中“异或门输出异或门输出”三态多路开关（三态多路开关（4选选1）用来从用来从VCC、地、地、OE、第一与项中选择、第一与项中选择1个作三态使能个作三态使能反馈多路开关反馈多路开关用于用于从寄存器从寄存器Q端、本级端、本级输出、邻级输出、地输出、邻级输出、地电平中选择一个作反电平中选择一个作反馈缓冲器的输入信号馈缓冲器的输入信号 Q端信号端信号本级输出端本级输出端邻级输出邻级输出地电平地电平寄存器寄存器Q本级输出本级输出邻级输出邻级输出地电平地电平1 0 1 1 0 10 0反馈缓冲器输入反馈缓冲器输入端信号来源端信号来源FMUX输入信号输入信号AC0 AC1(n)AC1(m)至另一个邻级 OLMCOLMC的的5 5种工作模式种工作模式 结构控制字中的结构控制字中的SYNSYN、AC0AC0、AC1(n)AC1(n)、XOR(n)XOR(n)的状态指定了的状态指定了OLMCOLMC的工作模式。的工作模式。SYN AC0AC1(n)XOR(n)工作工作模式模式SYNAC0AC1(n)XOR(n)工作模工作模式式101/专用专用输入输入1000专用专用组合组合输出输出0110时序电时序电路中的路中的组合输组合输出出111110反馈反馈组合组合输出输出0100寄存器寄存器输出输出11 专用输入模式专用输入模式专用组合输出模式专用组合输出模式反馈组合输出模式反馈组合输出模式时序电路中的组时序电路中的组合输出模式合输出模式寄存器输出模式寄存器输出模式 只要给只要给GAL写入不同的结构控制字，写入不同的结构控制字，就可以得到不同模式的输出电路结构。就可以得到不同模式的输出电路结构。5 CPLD和和FPGA（复杂可编程逻辑器件（复杂可编程逻辑器件Complex Programmable Logic Device和和现场可编程门阵列现场可编程门阵列Field Programmable Gate Array）由由GALGAL发展而来的大规模可编程逻辑器件（基发展而来的大规模可编程逻辑器件（基本上是本上是GALGAL的扩充），采用的扩充），采用CMOSCMOS和可擦除和可擦除E CMOS工艺（具有非易失性），延迟固定。工艺（具有非易失性），延迟固定。CPLD CPLD 的结构的结构的结构的结构 基于乘积项的基于乘积项的CPLD CPLD 结构结构 CPLD CPLD 的逻辑实现原理的逻辑实现原理的逻辑实现原理的逻辑实现原理 FPGA 的基本结构的基本结构 由若干独立的可编程逻辑模块排列成由若干独立的可编程逻辑模块排列成行列方阵（可编程逻辑模块采用查找表技术行列方阵（可编程逻辑模块采用查找表技术实现组合逻辑），采用实现组合逻辑），采用SRAMSRAM工艺（具有易失工艺（具有易失性），延迟不固定。性），延迟不固定。基于查找表的基于查找表的基于查找表的基于查找表的FPGA FPGA 的结构的结构的结构的结构 FPGAFPGA内部的互连资源内部的互连资源布线布线开关矩阵开关矩阵SM可编程连接点可编程连接点PIP 开关矩阵和可编程连接点开关矩阵和可编程连接点 查找表的原理查找表的原理查找表的原理查找表的原理 查找表（查找表（look up table）简称）简称LUT，本质为，本质为RAM。当当用户通过原理图或用户通过原理图或HDL 语言描述了一个逻辑电路以后，语言描述了一个逻辑电路以后，CPLDFPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。输入一个地址进行查表，找出地址对应的内容，然后输出即可。CPLDCPLD和和和和FPGA FPGA 的开发的开发的开发的开发