实验一38译码器的设计.pptx

EDAEDA电信教研室电信教研室什么是什么是EDA？Electronic Design Automation（电子设计自动化）（电子设计自动化）现阶段现阶段EDA对我们的影响对我们的影响1、电子电路的仿真、电子电路的仿真2、简单电路的设计、简单电路的设计3、复杂电路的设计、复杂电路的设计4、认识由单元电路提高到系统分析和设计、认识由单元电路提高到系统分析和设计我们要学习我们要学习EDA的哪些内容？的哪些内容？一、一、PSPICE部分（略）部分（略）二、二、EWB部分（略）部分（略）三、三、MAX-PLUSII部分部分 是以是以FPGA，CPLD硬件为基础，硬件为基础，VHDL语语言为编程语言。言为编程语言。本课程的目的本课程的目的了解一类器件了解一类器件掌握一门设计语言掌握一门设计语言熟悉一种设计工具熟悉一种设计工具Max+plus设计过程设计过程一、一、设计流程流程 Max+plus软件件设计流程由以下几部分流程由以下几部分组成。成。1、设计输入：入：可以采用原理可以采用原理图输入、入、HDL语言描述、言描述、EDIF网网表表输入及波形入及波形输入等几种方式。入等几种方式。2、编译：先根据先根据设计要求要求设定定编译参数和参数和编译策略，如器件策略，如器件的的选择、逻辑综合方式的合方式的选择等。然后根据等。然后根据设定的参数和策略定的参数和策略对设计项目目进行网表提取、行网表提取、逻辑综合和器件适配，并合和器件适配，并产生生报告文件、告文件、延延时信息文件及信息文件及编程文件，供分析仿真和程文件，供分析仿真和编程使用。程使用。3、仿真：仿真：仿真包括功能仿真、仿真包括功能仿真、时序仿真和定序仿真和定时分析，可以利分析，可以利用用软件的仿真功能来件的仿真功能来验证设计项目的目的逻辑功能是否正确。功能是否正确。4、编程与程与验证：用用经过仿真确仿真确认后的后的编程文件通程文件通过编程器程器（Programmer）将）将设计下下载到到实际芯片中，最后芯片中，最后测试芯片在系芯片在系统中的中的实际运行性能。运行性能。在在设计过程中，如果出程中，如果出现错误，则需重新回到需重新回到设计输入入阶段，段，改正改正错误或或调整整电路后重复上述路后重复上述过程。程。设计输入设计输入设计输入设计输入编编编编译译译译在系统测试在系统测试在系统测试在系统测试编编编编程程程程修改设计修改设计修改设计修改设计仿真与定时分析仿真与定时分析仿真与定时分析仿真与定时分析下图是下图是Max+plus编译设计主控界面，它显示了编译设计主控界面，它显示了Max+plus自动设计的各主要处理环节和设计流自动设计的各主要处理环节和设计流程，包括设计输入编辑、编译网表提取、数据库建程，包括设计输入编辑、编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取、立、逻辑综合、逻辑分割、适配、延时网表提取、编程文件汇编（装配）以及编程下载编程文件汇编（装配）以及编程下载9个步骤。个步骤。二、设计步骤二、设计步骤 1）输入项目文件名）输入项目文件名(File/Project/Name)2）输入源文件）输入源文件(图形、图形、VHDL、AHDL、Verlog和波形输入方式和波形输入方式)(Max+plus/graphic Editor；Max+plus/Text Editor；Max+plus/Waveform Editor)3）指定）指定CPLD型号型号(Assign/Device)4）设置管脚、下载方式和逻辑综合的方式）设置管脚、下载方式和逻辑综合的方式(Assign/Global Project Device Option,Assign/Global Logic Synthesis)5）保存并检查源文件）保存并检查源文件(File/project/Save&Check)6）保存和编译源文件）保存和编译源文件(File/project/Save&Compile)7）指定管脚）指定管脚(Max+plus/Floorplan Editor)8）生成波形文件）生成波形文件(Max+plus/Waveform Editor)9）仿真）仿真(Max+plus/Simulator)10）下载配置）下载配置(Max+plus/Programmer)三、常用菜单简介三、常用菜单简介三、常用菜单简介三、常用菜单简介（1 1）MAX+PLUSMAX+PLUS菜单：菜单：菜单：菜单：MAX+plusIIMAX+plusII：Hierarchy Display_Hierarchy Display_塔形显示；塔形显示；塔形显示；塔形显示；Graphic Editor_Graphic Editor_图形编辑器；图形编辑器；图形编辑器；图形编辑器；Symbol Editor_Symbol Editor_符号编辑器；符号编辑器；符号编辑器；符号编辑器；Text Editor_Text Editor_文本编辑器；文本编辑器；文本编辑器；文本编辑器；Waveform Editor_Waveform Editor_波形编辑器；波形编辑器；波形编辑器；波形编辑器；Floorplan Editor_Floorplan Editor_管脚编辑器；管脚编辑器；管脚编辑器；管脚编辑器；Compiler_Compiler_编译器；编译器；编译器；编译器；Simulator_Simulator_仿真器；仿真器；仿真器；仿真器；Timing Analyzer_Timing Analyzer_时间分析；时间分析；时间分析；时间分析；Programmer_Programmer_程序下载；程序下载；程序下载；程序下载；Message Processor_Message Processor_信息处理；信息处理；信息处理；信息处理；（2 2）文件菜单，该文件菜单随所选功能的不同而不同。）文件菜单，该文件菜单随所选功能的不同而不同。）文件菜单，该文件菜单随所选功能的不同而不同。）文件菜单，该文件菜单随所选功能的不同而不同。FileFile：ProjectProject：Name_Name_项目名称；项目名称；项目名称；项目名称；Set Project to Current File_Set Project to Current File_将当前文件设置为项目；将当前文件设置为项目；将当前文件设置为项目；将当前文件设置为项目；Save&Check_Save&Check_保存并检查文件；保存并检查文件；保存并检查文件；保存并检查文件；Save&Compile_Save&Compile_保存并编译文件；保存并编译文件；保存并编译文件；保存并编译文件；Save&Simulator_Save&Simulator_保存并仿真文件；保存并仿真文件；保存并仿真文件；保存并仿真文件；Save,Compile,Simulator_Save,Compile,Simulator_保存，编译，仿真；保存，编译，仿真；保存，编译，仿真；保存，编译，仿真；New_New_新文件新文件新文件新文件 Open_Open_打开文件；打开文件；打开文件；打开文件；Delete File_Delete File_删除文件；删除文件；删除文件；删除文件；Retrieve_Retrieve_提取文件；提取文件；提取文件；提取文件；Close_Close_关闭文件；关闭文件；关闭文件；关闭文件；Save_Save_保存文件；保存文件；保存文件；保存文件；Save As_Save As_换名存文件；换名存文件；换名存文件；换名存文件；Info_Info_信息；信息；信息；信息；Size_Size_图纸尺寸；图纸尺寸；图纸尺寸；图纸尺寸；Create Default Symbol_Create Default Symbol_创建当前模块图形符号；创建当前模块图形符号；创建当前模块图形符号；创建当前模块图形符号；Edit Symbol_ Edit Symbol_编辑当前模块图形符号；编辑当前模块图形符号；编辑当前模块图形符号；编辑当前模块图形符号；Create Default Include File_Create Default Include File_创建当前包括文件；创建当前包括文件；创建当前包括文件；创建当前包括文件；Print_Print_打印；打印；打印；打印；Print Setup_Print Setup_打印设置；打印设置；打印设置；打印设置；（3 3）模板菜单，该模板使编写）模板菜单，该模板使编写）模板菜单，该模板使编写）模板菜单，该模板使编写VHDLVHDL和和和和AHDLAHDL设计文件更容易和设计文件更容易和设计文件更容易和设计文件更容易和方便。方便。方便。方便。TemplatesTemplates：AHDL Template_AHDLAHDL Template_AHDL模板；模板；模板；模板；VHDL Template_VHDLVHDL Template_VHDL模板；模板；模板；模板；Verilog Template_VERILOGVerilog Template_VERILOG模板；模板；模板；模板；（4 4）指定菜单）指定菜单）指定菜单）指定菜单AssignAssign：Device_Device_指定器件；指定器件；指定器件；指定器件；Pin/Location/Chip_Pin/Location/Chip_管脚，放置，芯片；管脚，放置，芯片；管脚，放置，芯片；管脚，放置，芯片；Timing Requirements_Timing Requirements_时间需要；时间需要；时间需要；时间需要；Clique_Clique_指定一个功能组；指定一个功能组；指定一个功能组；指定一个功能组；Logic Options Logic Options_逻辑选择；逻辑选择；逻辑选择；逻辑选择；ProbeProbe_指定探头；指定探头；指定探头；指定探头；Connected PinsConnected Pins_连接管脚；连接管脚；连接管脚；连接管脚；Global Project Device OptionsGlobal Project Device Options_设定项目中器件的设定项目中器件的设定项目中器件的设定项目中器件的参数；参数；参数；参数；Global Project ParametersGlobal Project Parameters_设置项目参数；设置项目参数；设置项目参数；设置项目参数；Global Project Timing Requirements._Global Project Timing Requirements._设置时间参数；设置时间参数；设置时间参数；设置时间参数；Global Project Logic SynthesisGlobal Project Logic Synthesis_设置逻辑综合；设置逻辑综合；设置逻辑综合；设置逻辑综合；Ignore Project AssignmentsIgnore Project Assignments_忽略项目指定；忽略项目指定；忽略项目指定；忽略项目指定；Clear Project AssignmentsClear Project Assignments_清除项目指定；清除项目指定；清除项目指定；清除项目指定；Back Annotate ProjectBack Annotate Project_返回项目指定；返回项目指定；返回项目指定；返回项目指定；Convert Obsolete Assignment Format_Convert Obsolete Assignment Format_转换指定格式。转换指定格式。转换指定格式。转换指定格式。（5 5）选择菜单）选择菜单）选择菜单）选择菜单OptionsOptions：Font_Font_字形；字形；字形；字形；Text Size_Text Size_文本尺寸；文本尺寸；文本尺寸；文本尺寸；Line Style_Line Style_线型；线型；线型；线型；Rubberbanding_Rubberbanding_橡皮筋；橡皮筋；橡皮筋；橡皮筋；Show Parameters_Show Parameters_显示参数；显示参数；显示参数；显示参数；Show Probe_Show Probe_显示探头；显示探头；显示探头；显示探头；Show/Pins/Locations/Chips_Show/Pins/Locations/Chips_显示管脚，位置，芯显示管脚，位置，芯显示管脚，位置，芯显示管脚，位置，芯片；片；片；片；Show Cliques&Timing Requirements_Show Cliques&Timing Requirements_显示功能组，时间需求；显示功能组，时间需求；显示功能组，时间需求；显示功能组，时间需求；Show Logic Options_Show Logic Options_显示逻辑设置；显示逻辑设置；显示逻辑设置；显示逻辑设置；Show All_Show All_显示全部；显示全部；显示全部；显示全部；Show GuidelinesShow Guidelines_显示向导；显示向导；显示向导；显示向导；User LibrariesUser Libraries_用户库；用户库；用户库；用户库；Color PaletteColor Palette_调色板；调色板；调色板；调色板；PreferencesPreferences_设置。设置。设置。设置。该软该软件的菜件的菜件的菜件的菜单单繁多，要想都学会有一定的繁多，要想都学会有一定的繁多，要想都学会有一定的繁多，要想都学会有一定的难难度，主要度，主要度，主要度，主要原因是原因是原因是原因是资资料料料料问题问题。但是常用的菜。但是常用的菜。但是常用的菜。但是常用的菜单单会使用会使用会使用会使用还还是可能的。是可能的。是可能的。是可能的。四、如何四、如何四、如何四、如何获获得帮助得帮助得帮助得帮助最直接的帮助来自于最直接的帮助来自于最直接的帮助来自于最直接的帮助来自于Max+plusMax+plus的的的的HelpHelp菜菜菜菜单单。若需要。若需要。若需要。若需要某个特定某个特定某个特定某个特定项项目的帮助信息，可以同目的帮助信息，可以同目的帮助信息，可以同目的帮助信息，可以同时时按按按按+键键或者或者或者或者选选用工具用工具用工具用工具栏栏中的快速帮助按中的快速帮助按中的快速帮助按中的快速帮助按钮钮“”。此。此时，鼠鼠标变为带问号的箭号的箭头，点，点击“特定的特定的项目目”就就可可弹出相出相应的帮助信息。的帮助信息。这里的里的“特定特定项目目”，可以包含某个器件的可以包含某个器件的图形、文本形、文本编辑中的中的单词，菜菜单选项，甚至可以是一个，甚至可以是一个弹出的窗口。出的窗口。实验一实验一-译码器的设计译码器的设计 一、实验目的：一、实验目的：1、掌握原理图输入设计电路的方法。、掌握原理图输入设计电路的方法。2、初步掌握、初步掌握Max+PlusII软件的基本操作与应用。软件的基本操作与应用。3、初步了解可编程器件的设计全过程。、初步了解可编程器件的设计全过程。二、实验步骤：二、实验步骤：（一）（一）设计输入：入：、软件的启件的启动：单击“开始开始”进入入“程程序序”选中中“Max+PlusII 10.0E”，打开，打开“”MaxplusII软件件.图3-1-2 、启、启动FileNew菜菜单，弹出出设计输入入选择窗窗口，如口，如图所示：所示：、选择Graphic Editor File，单击OK，打开原理打开原理图编辑器，器，进入原理入原理图设计输入入电路路编辑状状态，如，如图所示：所示：、设计输入入1）放置器件在原理）放置器件在原理图上上a、在原理、在原理图的空白的空白处双双击鼠鼠标左左键，出，出现下下图：b、在光标处输入元件名称（如：、在光标处输入元件名称（如：input，output，and2，and3，nand2，or2，not，xor，dff等）或用鼠标点击库元件，按下等）或用鼠标点击库元件，按下OK即可。即可。c、如果安放相同的元件，只要按住、如果安放相同的元件，只要按住Ctrl键，键，同时用鼠标按左键拖动该元件复制即可。同时用鼠标按左键拖动该元件复制即可。d、一个完整的电路包括：输入端口、一个完整的电路包括：输入端口input、电路元件集合、输出端口、电路元件集合、输出端口output。e、下图为、下图为-译码器元件安放结果。译码器元件安放结果。）添加连线到器件的引脚上：）添加连线到器件的引脚上：把鼠标移到元件引脚附近，则鼠标自动由箭头把鼠标移到元件引脚附近，则鼠标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线。变为十字，按住鼠标左键拖动，即可画出连线。）标记输入输出端口属性）标记输入输出端口属性:双击输入端口的双击输入端口的“PINNAME”，当变成黑色时，当变成黑色时，即可输入标记符并回车确认；输出端口标记方法类即可输入标记符并回车确认；输出端口标记方法类似。本译码器的三输入端分别标记为：似。本译码器的三输入端分别标记为：A、B、C；其八输出端分别为：；其八输出端分别为：Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7。如下图所示。如下图所示。）保存原理）保存原理图单击保存按保存按钮图表，表，对于新建文件，出于新建文件，出现类似文件管理器似文件管理器图框，框，请选择保存路径保存路径/文件名文件名称保存原理称保存原理图，原理，原理图的的扩展名展名为.gdf，本，本实验中取名中取名为74LS138.gdf。（注意：新建。（注意：新建项目，目，一定要建立一个一定要建立一个专门的文件的文件夹保存保存项目文件，目文件，在在编译过程中将有大量新文件程中将有大量新文件产生。）生。）点）点击FileProjectSet project to current File设置此置此项目目为当前当前项目文件，如目文件，如图所示。注意所示。注意此操作在你打开几个原有此操作在你打开几个原有项目文件目文件时尤尤为重要，否重要，否则编译时容易出容易出错。至此，你已完成了一个电路的原理图的设计输入过程。至此，你已完成了一个电路的原理图的设计输入过程。至此，你已完成了一个电路的原理图的设计输入过程。至此，你已完成了一个电路的原理图的设计输入过程。（二）（二）电路的路的编译与适配与适配、选择芯片型号芯片型号选择当前当前项目文件欲目文件欲设计实现的的实际芯片芯片进行行编译适配，适配，单击Assign|Device选择芯片，如芯片，如图所示。所示。、编译适配适配 启启动MaxplusIICompiler菜菜单，按，按Start开始开始编译，并，并显示示编译结果，生成下果，生成下载文件。如果文件。如果编译时选择的芯片是的芯片是CPLD，则生成生成*.pof文件；如果文件；如果是是FPGA芯片的芯片的话，则生成生成*.sof文件，以被硬件文件，以被硬件下下载编程程时调用。同用。同时生成生成*.rpt报告文件，可告文件，可详细察看察看编译结果。如果有果。如果有错误待修改后再待修改后再进行行编译适配，如适配，如图所示。所示。（三）电路仿真与时序分析（三）电路仿真与时序分析MaxplusII支持电路的功能仿真（或称前仿真）支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。和时序分析（或称后仿真）。一）添加仿真激励波形一）添加仿真激励波形1、启、启动MaxplusIIWavefrom Editor菜菜单，进入波形入波形编辑窗口，如窗口，如图所示。所示。、将鼠、将鼠标移至空白移至空白处并并单击右右键，出，出现如如图所示所示对话窗口。窗口。、选择Enter Nodes from SNF选项，并按左，并按左键确确认，出，出现如如图所示所示对话框，框，单击“”和和“”按按钮，选择欲仿真的欲仿真的I/O管脚。管脚。、单击、单击OK按钮，列出仿真电路的输入、输出按钮，列出仿真电路的输入、输出管脚图，如图所示。在本电路中，管脚图，如图所示。在本电路中，3-8译码器的输译码器的输出为网格，表示未仿真前输出是未知的。出为网格，表示未仿真前输出是未知的。、调整管脚整管脚顺序，符合常序，符合常规习惯，调整整时只需只需选中某一管脚（如中某一管脚（如）并按住鼠）并按住鼠标左左键拖到拖到相相应的位置即可完成。的位置即可完成。调整后如整后如图所示。所示。、准备为电路输入端添加激励波形。选中欲添、准备为电路输入端添加激励波形。选中欲添加信号的管脚，窗口左边的信号源即可变成可操加信号的管脚，窗口左边的信号源即可变成可操作状态，如图中箭头和圆括号所示。根据实际要作状态，如图中箭头和圆括号所示。根据实际要求选择信号源种类，在本电路中选择时钟信号就求选择信号源种类，在本电路中选择时钟信号就可以满足仿真要求。可以满足仿真要求。、选择仿真时间：视电路实际要求确定仿真时间、选择仿真时间：视电路实际要求确定仿真时间长短，如图所示。本实验中，选择软件的默认时间长短，如图所示。本实验中，选择软件的默认时间1us就能观察到就能观察到3-8译码器的个输出状态。译码器的个输出状态。、为A、B、C三三输入端添加信号：先入端添加信号：先选中中A输入入端端“”，然后再点，然后再点击窗口左窗口左侧的的时钟信号源信号源图标“”添加激励波形，出添加激励波形，出现所示的所示的对话窗窗口。口。、在本例中，我们选择初始电平为、在本例中，我们选择初始电平为“0”，时，时钟周期倍数为钟周期倍数为“1”（时钟周期倍数只能为（时钟周期倍数只能为1的的整数倍）并按整数倍）并按OK确认。经上述操作我们已为确认。经上述操作我们已为A输入端添加完激励信号，点击全屏显示如图所示。输入端添加完激励信号，点击全屏显示如图所示。10、根据、根据电路要求路要求编辑另外两路另外两路输入端激励信号入端激励信号波形，在本波形，在本实验中，中，3-8译码器的器的A、B、C三路信三路信号的号的频率分率分别为1、2、4倍关系，其倍关系，其译码输出出顺序序就符合我就符合我们的的观察察习惯。按上述方法。按上述方法为B、C两路两路端口添加波形后端口添加波形后单击左左边全屏全屏显示示图表表“”，三路激励信号的，三路激励信号的编辑结果果为图所示。所示。11、保存激励信号保存激励信号编辑结果：使用果：使用File|Save，或关或关闭当前波形当前波形编辑窗口窗口时均出均出现如如图对话框，注框，注意此意此时文件名不要随意改文件名不要随意改动，单击OK按按钮保存激保存激励信号波形。励信号波形。二）二）电路仿真路仿真电路仿真有前仿真（功能仿真）和后仿真（路仿真有前仿真（功能仿真）和后仿真（时序仿序仿真）两种，真）两种，时序仿真覆盖了功能仿真，在序仿真覆盖了功能仿真，在该例程中例程中我我们直接使用直接使用时序仿真序仿真.、选择Maxplus2|Simulator菜菜单，弹出其出其对话窗口，如窗口，如图所示。所示。、确定仿真时间，、确定仿真时间，End Time为为“”的整数倍。的整数倍。注意：如果在添加激励信号完成后设置结束时间的注意：如果在添加激励信号完成后设置结束时间的话，此时仿真窗口中就不能修改话，此时仿真窗口中就不能修改End Time参数了。参数了。在该例中，我们使用的是默认时间，单击在该例中，我们使用的是默认时间，单击Start开开始仿真，如有出错报告，请查找原因，一般是激励始仿真，如有出错报告，请查找原因，一般是激励信号添加有误。本电路仿真结果报告中无错误、无信号添加有误。本电路仿真结果报告中无错误、无警告，如下图所示。警告，如下图所示。、观察电路仿真结果，请单击、观察电路仿真结果，请单击“确定确定”后单击激后单击激励输出波形文件励输出波形文件“Open SCF”图标。如图所示。图标。如图所示。4 4、从上、从上、从上、从上图图可可可可见见，我，我，我，我们们所所所所设计设计的的的的3-83-8译码译码器器器器顺顺利地通利地通利地通利地通过过了仿真了仿真了仿真了仿真,设计设计完完完完全正确。点全正确。点全正确。点全正确。点击击“”将上将上将上将上图图放大，仔放大，仔放大，仔放大，仔细观细观察一下察一下察一下察一下电电路的路的路的路的时时序，在序，在序，在序，在空白空白空白空白处单击处单击鼠鼠鼠鼠标标的左的左的左的左键键，出，出，出，出现测现测量量量量标标尺，然后将尺，然后将尺，然后将尺，然后将标标尺拖至欲尺拖至欲尺拖至欲尺拖至欲测测量的量的量的量的地方，地方，地方，地方，查查看延看延看延看延时时情况，如下。从情况，如下。从情况，如下。从情况，如下。从图图可以看到，我可以看到，我可以看到，我可以看到，我们这们这个个个个电电路在路在路在路在实际实际工作工作工作工作时时，激励，激励，激励，激励输输出有出有出有出有9.89.8个个个个nsns的延的延的延的延迟时间迟时间。至此，已完成和掌握了。至此，已完成和掌握了。至此，已完成和掌握了。至此，已完成和掌握了软软件的仿真功能。件的仿真功能。件的仿真功能。件的仿真功能。（四）管脚的重新分配与定位：（四）管脚的重新分配与定位：启动启动MaxplusIIFloorplan Editor菜单命令，（或按菜单命令，（或按“”快捷图标）出现图快捷图标）出现图4.4-1所示的芯片管脚自动分配画面，点击所示的芯片管脚自动分配画面，点击“”图标，所有管脚将会在图标，所有管脚将会在“”中显示。中显示。图4.4-1图4.4-2Foolrplan Editor展示的是该设计项目的管脚分配图。这是由展示的是该设计项目的管脚分配图。这是由软件自动分配的。用户可随意改变管脚分配，以方便与你的外软件自动分配的。用户可随意改变管脚分配，以方便与你的外设电路进行匹配。管脚编辑过程如下：设电路进行匹配。管脚编辑过程如下：、按下窗口左边手动分配图标、按下窗口左边手动分配图标“”，所有管脚，所有管脚将会出现在窗口中，如图将会出现在窗口中，如图4.-中箭头所指。中箭头所指。、用鼠标按住某输入、用鼠标按住某输入|输出端口，并拖到下面芯输出端口，并拖到下面芯片的某一管脚上，松开鼠标左键，便可完成一个片的某一管脚上，松开鼠标左键，便可完成一个管脚的重新分配（读者可以试着在管脚之间相互管脚的重新分配（读者可以试着在管脚之间相互拖曳，你会觉得非常方便）。注意：芯片上有一拖曳，你会觉得非常方便）。注意：芯片上有一些特定的管脚不能被占用，进行管脚编辑时一定些特定的管脚不能被占用，进行管脚编辑时一定要注意。另外，在芯片器件选择中，如果选的时要注意。另外，在芯片器件选择中，如果选的时Auto，则不允许对管脚进行再分配。当你对管脚，则不允许对管脚进行再分配。当你对管脚进行二次调整以后，一定要再编译一次，否则程进行二次调整以后，一定要再编译一次，否则程序下载以后，其管脚功能还是当初的自动分配状序下载以后，其管脚功能还是当初的自动分配状态。态。说明：由于实验条件所限说明：由于实验条件所限,管脚的分配与定位、管脚的分配与定位、器件下载编程与硬件实现不做要求器件下载编程与硬件实现不做要求.三、实验报告三、实验报告 掌握用原理图输入进行电路设计的方法及掌握用原理图输入进行电路设计的方法及步骤！（请记录实验设计图及仿真波形。）步骤！（请记录实验设计图及仿真波形。）