工学第讲常用组合逻辑功能器件.pptx

数字电子技术基础数字电子技术基础第第 8 8 讲讲主讲主讲 孙霞孙霞安徽理工大学电气工程系安徽理工大学电气工程系第四章第四章 常用组合逻辑功能器件常用组合逻辑功能器件4.1 集成全加器集成全加器4.2 编码器编码器4.3 译码器译码器4.4 数据分配器与数据选择器数据分配器与数据选择器4.5 数字比较器数字比较器4.1 集成全加器集成全加器 全全加加器器(Full adder)除除了了可可用用作作二二进进制制数数的的加加法法运运算算外外，还还可可应应用用在在其其它它方方面面。例例如如，二二进进制制数数的的减减法法运运算算、乘乘法法运运算算，BCD码码的的加加法法、减减法法，码码组组变变换换，数数码比较，奇偶检验以及一些组合电路的设计等方面。码比较，奇偶检验以及一些组合电路的设计等方面。集集成成全全加加器器就就是是一一块块芯芯片片上上含含有有多多个个独独立立的的全全加加器器。常常用用的的有有双双全全加加器器、四四位位全全加加器器等等。双双全全加加器器国国产产型型号号有有很很多多，例例如如，TTL型型的的CT54LS183，CMOS型型的的CC661等等等等。CT54LS183的的外外部部引引脚脚排排列列如如图图4.1.1所所示示。芯芯片片中中的的两两个个全全加加器器可可以以单单独独使使用用，也也可可以以组组成成2位位串串行行进进位位加加法法器器。2位位串串行行进进位位加加法法器器的的接接线如图线如图4.1.2所示。所示。图图4.1.1 双全加器的双全加器的CT54LS183引脚图引脚图图图4.1.2 2位串行进位加法器位串行进位加法器 4.1.1 多位二进制数加法器多位二进制数加法器 如如果果要要进进行行多多位位数数相相加加，例例如如，有有两两个个4位位二二进进制制数数A3A2A1A0和和B3B2B1B0相相加加，可可以以利利用用两两片片双双全全加加器器或或一一片片4位位全全加加器器组组成成4位位串串行行进进位位加加法法器器，其其原原理理图图如如图图4.1.3所所示示。图图中中，每每一一位位的的进进位位输输出出CO可可作作为为高高一一位位的的进进位位输输入入CI，令令C-1=0，就就可可以以实实现现4位位二二进进制制数的加法运算。数的加法运算。图图4.1.3 4位串行进位加法器位串行进位加法器 所所谓谓“串串行行进进位位”就就是是任任一一位位的的加加法法运运算算，它它必必须须在在低低一一位位的的加加法法运运算算完完成成之之后后才才能能进进行行。这这种种方方式式的优点是电路简单，缺点是速度较慢。的优点是电路简单，缺点是速度较慢。如如果果要要提提高高运运算算速速度度，可可以以采采用用“超超前前进进位位”加加法法器器。在在此此加加法法器器中中，每每一一位位的的进进位位只只由由被被加加数数和和加加数数决决定定，而而与与低低位位的的进进位位无无关关，即即各各级级的的进进位位可可以以同同时时产产生生，故故速速度度提提高高了了。有有关关超超前前进进位位的的电电路路结结构构，请请读读者者参参阅阅其其他他教教材材。超超前前进进位位加加法法器器广广泛泛应应用用于于高高速数字计算机、数据处理系统和控制系统。速数字计算机、数据处理系统和控制系统。4.1.2 多位二进制数减法器多位二进制数减法器 为为简简化化系系统统结结构构，在在机机器器中中一一般般不不另另外外设设置置减减法法器器，而而是是利利用用“加加补补码码”的的方方法法，使使加加法法器器实实现现减减法法运运算算。下下面面先先介介绍绍一一下下此此方方法法的的原原理理，在在此此基基础础上上再再用全加器组成减法器。用全加器组成减法器。1.原码、反码和补码原码、反码和补码 我我们们这这里里的的讨讨论论只只限限于于数数值值码码(即即不不包包括括符符号号位位)。前前面面论论述述的的自自然然二二进进制制码码称称为为原原码码，二二进进制制正正数数的的原原码码、反反码码和和补补码码都都相相同同；二二进进制制负负数数的的反反码码就就是是将将原码中的各位取反，补码就是反码加原码中的各位取反，补码就是反码加1。2.由加补码完成减法运算由加补码完成减法运算 我我们们知知道道减减去去某某个个数数，等等于于加加上上这这个个负负数数。例例如如：A-B=A+(-B)。而而二二进进制制负负数数在在机机器器中中有有三三种种表表示示方方法法：原原码码、反反码码和和补补码码。当当二二进进制制负负数数采采用用补补码码形形式式时时(在在有有限限位位数数的的条条件件下下)，就就可可以以将将减减法法运运算算转转为为加加法法运运算算，即即A-B=A+(-B)A+B*，式式中中B*为为(-B)的的补补码码。下下面面通通过过几几个个求求补补码码的的例例子子来来帮帮助助理理解解“减减某某数数”就就等于等于“加某数的补码加某数的补码”。例例4.1.1求求12的补码。的补码。若某时钟停在若某时钟停在10点，现要校准到点，现要校准到6点，可以有两种拨法：点，可以有两种拨法：一种是倒拨：一种是倒拨：10点点-4点点=6点点 另一种是顺拨：另一种是顺拨：10点点+8点点=6点点 这这两两种种拨拨法法的的结结果果是是相相同同的的，这这是是因因为为对对时时钟钟来来说说，加加12等等于于不不加加，即即x+12=x，故故10点点+8点点=6点点+12点点=6点点(12自然消失自然消失)。在在时时钟钟的的数数字字系系统统中中，12是是最最大大的的数数，称称为为“模模”(mod)。(-4)与与(+8)对对模模12互互为为补补数数，或或称称(-4)的的12的的补补码码是是12+(-4)+8。其其它它如如(-5)与与(+7)，(-6)与与(+6)等等等等都都是是对对模模12互为补数。互补的两数符号相异互为补数。互补的两数符号相异(即一正、一负即一正、一负)。当当我我们们将将(-4)的的补补码码(+8)求求出出后后，就就可可以以变变10-4为为10+8了了。上上面面讨讨论论的的是是被被减减数数大大于于减减数数的的情情况况。当当被被减减数数小小于于减减数数时时，得得到到的的是是和和数数的的补补码码，然然后后再再求求补补就是结果。例如，要将时钟从就是结果。例如，要将时钟从6点校准到点校准到10点，则有：点，则有：顺拨：顺拨：6+4=10。倒倒拨拨：6-8=-2,然然后后再再求求出出(-2)的的补补码码(+10)就就是是结结果了。果了。例例4.1.2 求求10的补码。的补码。若若A、B两两地地相相距距1000km，设设A处处路路标标(起起点点)为为0，B处处路路标标(终终点点)为为1000。现现要要计计算算从从A向向B前前进进5km后后又又退回退回2km处的路标。处的路标。解：有两种计算方法：解：有两种计算方法：做减法做减法 5-2=3 做加法做加法(加补码加补码)在在此此3位位十十进进制制数数字字系系统统中中，1000是是最最大大的的数数，称称为模。我们先求出为模。我们先求出(-2)的的10的补码为的补码为 103+(-2)1000-2=+998自然丢失 5+998 1 003然后做加法(这里最大的数这里最大的数1000自然丢失。自然丢失。)这两种计算方法的结果是相同的。这两种计算方法的结果是相同的。现引申到一般的现引申到一般的3位十进制数字系统中，变减法为加位十进制数字系统中，变减法为加法的条件是在法的条件是在10+3的有限位数内。的有限位数内。例如，A=876,B=536,求A-B=?解：做减法 876-536=340做加法(加补码)先求出(-536)的10的补码为 103+(-536)1000-536=+464 然后做加法 876+464 1 340自然丢失 可见这两种计算方法的结果相同。可见这两种计算方法的结果相同。由由此此可可推推广广到到n位位十十进进制制数数字字系系统统中中，变变减减法法为为加加法法的的条条件件是是在在10n的的有有限限位位数数内内，求求(-x)的的10的的补补码码的的一般式为一般式为 10n+(-x)=10n-x 式中，式中，n为此数字系统中的最大位数为此数字系统中的最大位数-1。同同样样，当当AB时时，得得到到的的是是和和数数的的补补码码，需需再再求求一一次补就是结果，请读者自行分析。次补就是结果，请读者自行分析。例例 4.1.3 求求2的补码。的补码。(以后凡对以后凡对2的补码都可简称为补码。的补码都可简称为补码。)同同理理，对对于于n位位二二进进制制数数字字系系统统，变变减减法法为为加加法法的的条条件件是是在在2+n的的有有限限位位数数内内，求求(-x)的的补补码码的的一一般般式为式为 2n+(-x)2n-x 式中，式中，n为此数字系统中的最大位数为此数字系统中的最大位数-1。例例如如，在在4位位二二进进制制数数字字系系统统中中(条条件件是是在在24的的有有限位数内限位数内)，A=1000,B=0100,求求A-B=?解：做减法-做加法(加补码)在此4位二进制数字系统中最大的数是：称为模。先求出(-0100)的补码为：-然后做加法-自然丢失 (这这里里最最大大的的数数10000自自然然丢丢失失，即即8+12=16+4=4，16自然丢失。自然丢失。)可见，结果相同。可见，结果相同。不不难难分分析析，当当AB时时，得得到到的的和和数数是是原原码码，当当AB时，得到的是和数的补码。时，得到的是和数的补码。上上面面虽虽然然介介绍绍了了用用加加补补码码来来做做减减法法，但但实实际际上上在在例例4.1.1和和例例4.1.2中中，并并没没有有真真正正解解决决减减法法问问题题，这这是是因因为为在在求求补补码码的的过过程程中中仍仍然然在在做做减减法法。然然而而，2的的补补码码却却完完全全不不同同，它它可可以以避避免免求求补补码码过过程程中中的的减减法法。因因为为对对二二进进制制而而言言，(-x)的的补补码码除除了了可可以以由由模模2n-x得得到到之之外外，还还可可以以很很方方便便地地通通过过另另一一个个途途径径：“将将原原码码中中的的各各位位取反，再加取反，再加1”来得到。来得到。3.用全加器构成减法器用全加器构成减法器 如如果果要要进进行行多多位位数数相相减减，例例如如，有有两两个个4位位二二进进制制数数A3A2A1A0和和B3B2B1B0相相减减，可可以以将将减减数数B经经过过非非门门(求求反反)后后再再输输入入，并并使使最最低低位位的的进进位位输输入入端端C-1=1，以以实实现现加加1，由由此此求求得得B的的补补码码。其其逻逻辑辑图图如如图图4.1.4所所示示。当当AB时时，C3=1，这这时时输输出出的的和和数数为为原原码码。当当AB时时，C3=0，输出为和数的补码。，输出为和数的补码。图图4.1.4 4位二进制减法器位二进制减法器 4.1.3 二二十进制十进制(BCD码码)加法器加法器 BCD码码加加法法器器能能满满足足机机器器直直接接采采用用十十进进制制运运算算，并并以以十进制形式输出运算结果的需要。十进制形式输出运算结果的需要。下下面面介介绍绍用用4位位全全加加器器构构成成的的一一位位8421BCD码码加加法法器器。例例如如，有有两两个个8421码码A3A2A1A0和和B3B2B1B0相相加加。由由于于4位位二二进进制制数数相相加加是是逢逢十十六六进进一一，而而8421码码相相加加是是逢逢十十进进一一，故故用用4位位全全加加器器构构成成8421码码加加法法器器时时，必必须须解解决决一一个个“如如何何使使逢逢十十六六进进一一变变成成逢逢十十进进一一”的的问问题题，也也即即当当加加法法器器的的和和数数Si超超过过9时时，应应使使Si加加6，强强迫迫加加法法器器进进位位，以以此此达达到到逢逢十十进进一的目的。为此要设计一个一的目的。为此要设计一个“过过9加加6”的校正电路。的校正电路。Si超过超过9的情况有两种：的情况有两种：和和数数S3S2S1S0在在10101111(1015)的的范范围围内内时时：最最小小项项m10m15为为1，用用卡卡诺诺图图化化简简可可得得逻逻辑辑表表达达式式为为F=S3S2S3S1,如图如图4.1.5所示。所示。和数和数S3S2S1S010000(16)时：时：全全加加器器的的最最高高位位C3=1，产产生生进进位位。故故可可得得满满足足加加法器进位条件的逻辑表达式为法器进位条件的逻辑表达式为 F=S3S2+S3S1+C3 当用与非门实现时：当用与非门实现时：在在图图4.1.6中中，A与与B并并行行输输入入到到第第一一个个4位位全全加加器器中中，进行进行A+B的运算：的运算：当当A+B的和数的和数S3S2S1S01001(即即9)时：时：过过9加加6电路输出电路输出F为为0，使，使B3 B2 B1 B0=0000。再将再将Ai=Si与与Bi=0并行输入到第二个并行输入到第二个4位全加器中，进位全加器中，进行行Si+0的运算，最后输出为的运算，最后输出为S i=Si。图4.1.5 Si过9化简 00011110S1 S0S3 S200011111111110S3 S2S3 S1图4.1.6 一位8421码加法器 当当A+B的的和和数数S3S2S1S01010(即即10)时时：过过9加加6电电路路输输出出F为为1，使使B3 B2 B1 B0=0110。再再将将Ai=Si与与Bi=6并并行行输输入入到到第第二二个个4位位全全加加器器中中，进进行行Si加加6的的运运算算，强强迫迫加加法法器器输输出出S3 S2 S1 S0=0000，并并由由F端端向向高高位位发发出出进进位位信信号号1。可可见见，该该电电路路能能实实现现8421码码加加法运算。法运算。4.5 编码器编码器 4.2.1 编码器编码器(Encoder)在在1.2节节中中已已介介绍绍过过编编码码就就是是把把若若干干个个0和和1按按一一定定的的规规律律编编排排在在一一起起，编编成成不不同同的的“代代码码”，并并赋赋予予每每个个代代码以固定的含意。本节将介绍能实现编码功能的编码器。码以固定的含意。本节将介绍能实现编码功能的编码器。我我们们已已经经知知道道，一一位位二二进进制制代代码码可可以以表表示示两两个个信信号号，n位位二二进进制制代代码码可可以以表表示示2n个个不不同同的的信信号号。故故对对于于N个个输输入入信信号号的的编编码码，可可由由2nN来来确确定定输输出出二二进进制制编编码码的的位位数数n。当当N=2n时时，称称为为“全全编编码码”；当当N10，取取n=4，故故编编码码器器应应有有10个个输输入入端端，4个个输输出出端端二二十十进进制制编编码码的的方方案案很很多多，下下面面介介绍绍键键控控8421BCD码码编编码码器器。假假设设该该编编码码器器的的10个个输输入入端端分分别别用用按按键键开开关关S9S0来来控控制制，代代表表90这这10个个数数；4个个输输出出端端用用A、B、C、D来来表表示示，由由1.2.2节节知知道道，8421码码是是选选用用4位位二二进进制制数数的的前前10个个码码组组00001001来来代代表表十十进进制制的的09这这10个个数数码码的的，故故可可列列出出编编码表如表码表如表4.2.2所示。所示。表表4.2.2 8421BCD码编码表码编码表 由编码表可得表达式为由编码表可得表达式为 A=S9+S8 B=S7+S6+S5+S4 C=S7+S6+S3+S2 D=S9+S7+S5+S3+S1 其逻辑图如图其逻辑图如图4.2.2所示。编码器的工作原理所示。编码器的工作原理同上，不再赘述。同上，不再赘述。图 4.2.2 3.集成优先编码器集成优先编码器 集集成成优优先先编编码码器器广广泛泛应应用用于于计计算算机机的的优优先先级级中中断断控制电路，各种优先报警电路、键盘编码等。控制电路，各种优先报警电路、键盘编码等。在在许许多多数数字字系系统统、特特别别是是计计算算机机系系统统中中，都都含含有有键键盘盘输输入入部部分分，要要求求按按一一个个键键就就产产生生一一个个与与该该键键相相对对应应的的编编码码。上上述述键键控控8421BCD码码编编码码器器虽虽然然电电路路简简单单，但但当当同同时时按按下下两两个个以以上上的的键键时时，即即发发生生“重重键键现现象象”时，输出就会出错。时，输出就会出错。而而在在实实际际应应用用中中，往往往往要要求求一一个个主主机机能能控控制制几几个个部部件件按按次次序序地地进进行行工工作作。例例如如，要要求求微微机机的的主主机机能能控控制制打打印印机机、磁磁盘盘驱驱动动器器、输输入入键键盘盘等等，并并允允许许几几个个工工作作部部件件能能同同时时向向主主机机输输入入信信号号(即即发发出出服服务务请请求求)，而而主主机机在在同同一一时时刻刻内内只只能能对对其其中中的的一一个个输输入入信信号号作作出出服服务务响响应应。为为此此，要要按按轻轻重重缓缓急急，排排出出允允许许操操作作的的先先后后次次序序，即即按按优优先先级级别别来来控控制制好好这这些些操操作作对对象象，故故提提出出了了优先编码器。优先编码器。优优先先编编码码器器的的功功能能是是允允许许几几个个输输入入信信号号同同时时输输入入，而而编编码码器器只只对对事事先先排排定定的的优优先先顺顺序序中中优优先先权权最最高高的的一一个个输输入入信号进行编码，并输出对应的编码。信号进行编码，并输出对应的编码。下下面面介介绍绍中中规规模模集集成成优优先先编编码码器器。本本章章介介绍绍的的中中规规模模集集成成组组合合逻逻辑辑组组件件，均均不不具具体体讨讨论论其其内内部部的的电电路路结结构构，而而只只通通过过分分析析集集成成芯芯片片的的真真值值表表来来了了解解、掌掌握握它它的的逻逻辑辑功功能能，达到灵活运用的目的。达到灵活运用的目的。国国产产集集成成优优先先编编码码器器有有两两大大类类，一一类类是是10线线4线线编编码码器器，例例如如CT54LS147、CC40147等等等等。另另一一类类是是8线线3线线编编码码器器，例例如如CT54LS148等等等等。下下面面以以CT54LS148为为例例来来介绍优先编码器的逻辑功能。介绍优先编码器的逻辑功能。图4.2.3 8/3线优先编码器CT54LS148逻辑图图4.2.4 8/3线优先编码器CT54LS148引脚图表表4.2.3 CT54LS148优先编码器真值表优先编码器真值表 由由逻逻辑辑图图及及真真值值表表可可知知，该该器器件件有有8个个输输入入端端 ，分分别别用用来来表表示示07这这8个个数数；3个个输输出出端端 。此此外外，电电路路还还设设置置了了使使能能输输入入端端 、使使能能输输出出端端 EO 和和优优先先扩扩展展输输出出端端 。另另外外，通通过过对对真真值值表表的的分分析析还还可知：可知：输入为低电平有效。输入为低电平有效。上面的非号表示低电平有效，即有输入时上面的非号表示低电平有效，即有输入时 。按按“高位优先高位优先”的原则进行编码。的原则进行编码。中中优优先先权权最最高高的的是是 ，最最低低的的是是 。当当某某位位输输入入为为0时时，如如果果比比此此位位优优先先权权高高的的各各位位都都为为1(即即都都无无输输入入)，则则此此位位就就上上升升为为优优先先权权最最高高位位，这这时时电电路路仅仅对对此此位位进进行行编编码码。具具体体为为：当当 时时，则则 无无论论是是1或或0，电路都只对，电路都只对 进行编码。进行编码。输输出出低低电电平平有有效效(即即有有输输出出时时 )，且且对对应应于优先权最高的输入可进行于优先权最高的输入可进行“取反取反”输出。输出。端端称称为为“使使能能输输入入端端”(Enable)、或或“选选通通输入端输入端”、或、或“输入控制端输入控制端”。端的低电平有效。端的低电平有效。EO端端称称为为“使使能能输输出出端端”、或或“选选通通输输出出端端”、或、或“选通端选通端”，它受，它受 端的控制。端的控制。当当 禁止编码时，禁止编码时，EO=1，表示此时无编码输出。，表示此时无编码输出。当当 允许编码时：允许编码时：若若EO=1，则表示有编码输入。，则表示有编码输入。若若EO=0，则表示无编码输入。，则表示无编码输入。利利用用EO端端的的功功能能，将将高高位位芯芯片片的的EO端端接接低低位位芯芯片片的的 端端，可可以以实实现现多多片片CT54LS148的的串串联联使使用用(见见下下例例)。端称为端称为“优先扩展输出端优先扩展输出端”。其特点是：当其特点是：当 时，时，与与EO 相反；当相反；当 时，时，与与EO相同。相同。在多片编码时，在多片编码时，可作为输出位的扩展用。可作为输出位的扩展用。图图4.2.5 编码键盘电路编码键盘电路 图图中中，芯芯片片()作作高高8位位编编码码，芯芯片片()作作低低8位位编编码码，各各个个按按键键分分别别代代表表十十六六进进制制的的0F 16个个数数码码，编编码码输输出出A3A2A1A0是是8421码码，整整个个电电路路构构成成一一个个16线线4线线优优先编码器。电路的工作原理如下：先编码器。电路的工作原理如下：高高位位片片的的 ()接接地地，即即 ()=0，使使高高位位片片始终处于允许编码的状态。同时，低位片的始终处于允许编码的状态。同时，低位片的 ()与高位片的与高位片的EO()及输出端及输出端A3相连，即相连，即 ()EO()A3，它它有有两两个个作作用用：作作为为扩扩展展输输出出端端A3用。用。使低位片的使能输入端使低位片的使能输入端 ()受高位片控制。受高位片控制。下面具体讨论一下：下面具体讨论一下：(1)当当高高位位片片()有有编编码码输输入入(即即当当按按下下8F中中的的任任一一个键个键)时：时：因因为为 ()=0，故故由由真真值值表表可可知知，这这时时EO()=1。又又因因为为 ()EO()=1，故故低低位位片片()处处于于禁禁止止编编码码的的状态，无输出，也即低位的状态，无输出，也即低位的 。所以，这时总电路的输出所以，这时总电路的输出A2A1A0取决于高位片取决于高位片()。(2)当高位片当高位片()无编码输入时：无编码输入时：则高位片则高位片()无输出，其无输出，其 。因为因为 ()=0，故由真值表知，这时，故由真值表知，这时 EO()=0。又又因因为为 ()EO()=0，故故低低位位片片()处处于于允允许许编编码的状态。码的状态。所所以以，这这时时总总电电路路的的输输出出A2A1A0就就取取决决于于低低位位片片()。